| 基于邊界控制的安全SoC芯片硬件結構設計 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>479 K | |
| 標簽： 異構多核 片上總線 硬件隔離 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為滿足大批量數據處理和信息安全的需要，基于通用處理器與專用密碼協處理器設計了一款異構多核安全SoC芯片。在分析了高性能SoC主要結構和安全問題的基礎上，融合安全硬件結構及邊界控制思想，設計了密碼服務區和應用開發區分離的多層安全SoC芯片硬件架構。對比不同權限電路設計方案后，采用真值表方法設計專用安全控制單元來實現兩個區域的硬件隔離，并根據SoC芯片受到的安全威脅設定安全攔截規則。采用EDA工具進行仿真實驗，結果表明安全控制單元能夠有效攔截應用開發區對密碼服務區的非法訪問，保護芯片的安全而且產生的延遲較小。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2