| 基于CPLD的SGPIO總線實現及應用 | |
| 所屬分類：參考設計 | |
| 上傳者：aet | |
| 文檔大?。?span>372 K | |
| 標簽： CPLD | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：分析了SGPIO總線的數據傳輸機制，用CPLD模擬SGPIO總線協議來實現并行數據的串行傳輸，并將其與串并數據轉換集成芯片進行對比，說明了前者的應用優勢，并且指出了其應用場合。采用Lattice Diamond IDE進行了Verilog HDL代碼編寫和綜合，并用ModelSim進行時序仿真，最終下載到CPLD器件進行測試。結果證明了采用CPLD實現SGPIO總線協議的可行性以及將其應用到板級之間數據通信的優越性。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2