| 采用一組RTL以及綜合/時序約束完成功能等價的FPGA和ASIC | |
| 所屬分類：解決方案 | |
| 上傳者：chenyy | |
| 文檔大?。?span>338 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：電子系統設計人員使用FPGA來實現他們的原型開發，利用器件的可編程能力驗證硬件和軟件。一旦設計準備好進行量產時，設計人員尋找某類ASIC以達到功耗、性能和成本目標，特別是，能夠提供硬件平臺和工具包的ASIC，支持目前采用了FPGA的設計，可以使用相同的I/O、存儲器資源和IP。依據這些標準，設計人員降低了ASIC設計出現功能或者時序錯誤的風險。本文討論Altera HardCopy ASIC的發展、體系結構和功能，它作為封裝和引腳兼容FPGA匹配器件，非常適合實現設計量產。作者：Larry Landis， Altera資深HardCopy項目經理 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2