| 40nm與45nm工藝節(jié)點(diǎn)下的功耗分析 | |
| 所屬分類：參考設(shè)計(jì) | |
| 上傳者：nuanyangyang | |
| 文檔大小：1630 K | |
| 標(biāo)簽： 工藝技術(shù) | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在40nm和45nm工藝節(jié)點(diǎn)，功耗已經(jīng)成為FPGA選擇的頭號(hào)因素，本白皮書揭示了賽靈思如何設(shè)計(jì)最新推出的Spartan®-6 (45 nm)和Virtex®-6 (40 nm) FPGA系列，使其動(dòng)態(tài)功耗比其上代 Spartan-3A和 Virtex-5 器件降得更多。如此大幅度地降低功耗需要很多工程創(chuàng)新，在40nm和45nm節(jié)點(diǎn)，晶體管呈指數(shù)級(jí)漏電流增長(zhǎng)，使靜態(tài)功耗成為主要挑戰(zhàn)，此外，對(duì)高性能的追求驅(qū)使內(nèi)核時(shí)鐘頻率更高，又增加了動(dòng)態(tài)功耗，本白皮書揭示了了賽靈思如何在Spartan-6 和Virtex-6 FPGA上通過工程創(chuàng)新解決了這些挑戰(zhàn)。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2