| 基于DMA的并行數字信號高速采集系統 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：223 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本系統采用基于FPGA的DMA技術高速緩存多路并行數據，通過數據重組將數據有序發送給處理系統，用于數據的顯示與分析。系統采用了嵌入式技術，達到了便攜效果，從而更好地適應設備的工作環境。并行數字信號采集實驗結果表明，系統能以5 MHz、2.5 MHz、500 kHz、50 Hz 4檔采樣頻率進行62路并行數字信號采集，各路采集結果正確，并保存了各路之間的同步信息。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2