| 基于FPGA的語音識別前端算法研究實現(xiàn) | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>299 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：通過分布式語音識別DSR的研究,提出了基于FPGA平臺的前端處理系統(tǒng)結(jié)構(gòu)。對其中兩個除法器分別采用了LUT查找表和常數(shù)除法器的結(jié)構(gòu)。用VerilogHDL語言進行建模仿真,并與Matlab的建模結(jié)果進行了對比。結(jié)果表明,與之前的方法相比,系統(tǒng)能夠在較短的時鐘周期內(nèi)計算出LPCC系數(shù),節(jié)省了大量的運算時間和一定的面積。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2