| 用FPGA實(shí)現(xiàn)SAR實(shí)時(shí)信號(hào)處理的進(jìn)一步研究 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：275 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：高時(shí)效性是SAR成像系統(tǒng)的一個(gè)關(guān)鍵性能，要求處理的數(shù)據(jù)量大、運(yùn)算量大和快速進(jìn)行實(shí)時(shí)處理。SAR成像運(yùn)算量主要集中在距離向和方位向的壓縮處理上，常用的壓縮處理方案是采用高速DSP實(shí)現(xiàn)，這種方法曾被認(rèn)為是SAR實(shí)時(shí)處理的最佳硬件實(shí)現(xiàn)方案。但是，近幾年可編程器件的發(fā)展，使得FPGA成為比DSP更為優(yōu)越的壓縮處理方式。結(jié)合工程實(shí)踐，介紹了采用ALTERA公司的Strat6ix系列芯片實(shí)現(xiàn)SAR實(shí)時(shí)處理機(jī)系統(tǒng)的具體設(shè)計(jì)方案。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
- 基于FPGA的梳狀譜通信干擾信號(hào)設(shè)計(jì)與研究
- 一種電纜終端頭紅外識(shí)別算法的FPGA實(shí)現(xiàn)研究
- 基于FPGA的多通道橇載數(shù)據(jù)采集存儲(chǔ)系統(tǒng)設(shè)計(jì)
- 基于PXIe的CMUT多通道超聲收發(fā)板卡設(shè)計(jì)與
- 基于FPGA的多路SGMII接口以太網(wǎng)設(shè)計(jì)與測(cè)試
- 基于DDPG算法的數(shù)據(jù)傳輸研究
- 基于高性能FPGA的超高速IPSec安全設(shè)備設(shè)計(jì)
- 采用SSI協(xié)議實(shí)現(xiàn)的通信控制器設(shè)計(jì)
aet 的最新分享
- GBT15834-2011 標(biāo)點(diǎn)符號(hào)用法
- GB 15835—2011 出版物上數(shù)字用法
- 學(xué)術(shù)出版規(guī)范 表格（CYT170—2019）
- 學(xué)術(shù)出版規(guī)范插圖（CYT171—2019）
- 學(xué)術(shù)出版規(guī)范 期刊學(xué)術(shù)不端行為界定（CYT174-2019）
- GB7714-2015 信息與文獻(xiàn) 參考文獻(xiàn)著錄規(guī)則
- 破解數(shù)據(jù)要素流動(dòng)與隱私保護(hù)相沖突的局-方濱興
- 工業(yè)互聯(lián)網(wǎng)網(wǎng)絡(luò)安全實(shí)驗(yàn)室建設(shè)思路與實(shí)踐
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2