| 基于HITOC DK與3DIC Integrity的3DIC芯片物理設(shè)計(jì) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：832 K | |
| 標(biāo)簽： 3D異構(gòu)集成 邏輯堆疊邏輯 Hybrid Bonding | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：使用了Cadence 3DIC Integrity工具，并結(jié)合芯盟特有的HITOC(Heterogeneous Integration Technology On Chip) Design Kit，進(jìn)行了3DIC(3D異構(gòu)集成)邏輯堆疊邏輯類型芯片的后端實(shí)現(xiàn)。項(xiàng)目中對于Cadence 3DIC Integrity工具中的proto seeds(即最小分布單元)進(jìn)行了拆分、分布、定義等方面的研究優(yōu)化；并且對于頂層電源規(guī)劃與Hybrid Bonding bump間的布線排列進(jìn)行了算法優(yōu)化，在不影響電源網(wǎng)絡(luò)強(qiáng)壯性的情況下盡可能多地獲得Hybrid Bonding bump數(shù)量，從而增加了top die與bottom die間的端口數(shù)。最終結(jié)果顯示，在與傳統(tǒng)2D芯片實(shí)現(xiàn)的PPA(性能、功耗、面積)對比中，本實(shí)驗(yàn)獲得了頻率提升12%、面積減少11.2%、功耗減少2.5%的收益。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
3D異構(gòu)集成 相關(guān)資源
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2