| 先進(jìn)工藝芯片填充冗余金屬后的時序偏差分析及修復(fù) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aetmagazine | |
| 文檔大小：487 K | |
| 標(biāo)簽： 先進(jìn)工藝 物理設(shè)計 冗余金屬 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：在芯片物理設(shè)計的完成階段，為了滿足設(shè)計規(guī)則中金屬密度要求，需要填充冗余金屬。增加的金屬層會產(chǎn)生額外的寄生電容，導(dǎo)致芯片的時序結(jié)果惡化。40 nm以上的工藝節(jié)點(diǎn)中，這些額外增加的寄生電容對于時序的影響在0.12%左右，這個時序偏差甚至比靜態(tài)時序分析與SPICE仿真之間的誤差還小，在芯片設(shè)計時通常忽略它。然而在使用FinFET結(jié)構(gòu)的先進(jìn)工藝節(jié)點(diǎn)中，這個時序偏差必須要進(jìn)行修復(fù)。以一款FinFET結(jié)構(gòu)工藝的工業(yè)級DSP芯片為實(shí)例，使用QRC工具對比了芯片填充冗余金屬前后寄生電容的變化；使用Tempus工具分析了芯片時序結(jié)果發(fā)生偏差的原因；最后提出了一種基于Innovus平臺的時序偏差修復(fù)方法，時序結(jié)果通過簽核驗證，有效提高了時序收斂的效率。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
先進(jìn)工藝 相關(guān)資源
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2