如今越來越多的視頻設備以千兆位速率運行，它們通過相對較大的同軸BNC連接器互連。雖然這些連接器一般都具有良好的質量，但它們在設備中的性能表現卻取決于它們在PCB上貼裝得如何。非優化的連接器占位設計會導致阻抗失配、反射、信號損耗，并降低設備的信號保真度。BNC占位PCB布局設計任務，一般由線路布線設計師和硬件工程師負責，但他們通常沒有時間或適合的工具順利完成任務。本文介紹了BNC占位設計中的幾個常見問題，并以插圖說明了邊緣貼裝和插入式連接器的占位設計示例。這些連接器可與美國國家半導體的LMH0384 3G/HD/SD自適應電纜均衡器、LMH0303電纜驅動器及LMH0387可配置I/O器件搭配使用。

BNC的類型

視頻設備在歷史上一直將BNC與75?同軸電纜搭配使用。視頻畫面過去以標清速率(270Mbps)傳輸，后來升至高清速率(1.485Gbps)，現已轉換到3Gbps。BNC連接器須在信號損耗最小的情況下支持3Gbps的信號傳輸，同時還要保持75?的特征阻抗，并將反射降至最低。

許多連接器供應商都根據PCB上的貼裝方式提供不同類型的BNC。基于機械方面的考慮，這些連接器可以采用垂直貼裝、直角貼裝或邊緣貼裝。在電氣方面，信號引腳要么表面貼裝在電路板頂層的連接焊盤上，要么焊接在金屬化通孔內，信號布線則位于電路板的另一面。圖1顯示了一些插入式BNC的示例。圖2是具有表面貼裝信號引腳的邊緣貼裝BNC示例。圖3是具有表面貼裝信號引腳的直角BNC示例。

插入式BNC 示例
 

圖1：插入式BNC 示例。

圖2：邊緣貼裝BNC 示例。

圖3：表面貼裝BNC 示例。

BNC的測試

BNC是一種同軸連接器，專為支持高達3Gbps的視頻傳輸而設計，其性能主要取決于BNC內的同軸結構，從BNC連接器至PCB的轉換將嚴重影響BNC的性能。設計良好的BNC占位對保持BNC帶寬及其特征阻抗必不可少。

時域反射計(TDR) 是快速檢驗無信號引腳或占位的BNC同軸結構內部性能的一個很好的工具。進行該測試的簡單方法是用扁平金屬片使BNC的信號引腳與其屏蔽引腳短路，然后向 BNC內發射TDR階躍脈沖。通過測量從發射的TDR階躍脈沖反射回的信號，儀表即可測出在階躍脈沖傳輸期間的阻抗。

圖4顯示了良好BNC的阻抗曲線。此直角BNC具有均勻的同軸結構，其75Ω特征阻抗在BNC內幾乎保持不變，因此其占位應設計成具有與BNC相同的特征阻抗。

良好BNC的阻抗曲線

圖4：良好BNC的阻抗曲線。

圖5是一般BNC的阻抗曲線。此直角BNC的同軸結構有不均勻的征兆，在直角彎曲處，特征阻抗從標稱的75Ω開始下降。在此情況下，其占位可以設計相對略高的特征阻抗以彌補BNC的缺陷。

一般BNC的阻抗曲線(阻抗下降)。

圖5：一般BNC的阻抗曲線(阻抗下降)。

圖6給出了不良BNC的阻抗曲線。此直角BNC說明其同軸結構有多種不均勻的征兆，在直角彎曲處，它難以保持其特征阻抗。在此情況下，很難為BNC提供具有良好回波損耗性能的占位。

不良BNC的阻抗曲線(阻抗波動)

圖6：不良BNC的阻抗曲線(阻抗波動)

BNC至電路板連接中的常見問題

大多數表面貼裝BNC連接器具有直徑大約為30~40mil的大信號引腳。為將信號引腳正確焊接在PCB上，需要寬約50mil的連接焊盤。為便于布線，通常會使用8~15mil的較細表面走線，將信號從BNC連接器傳送至多引腳數量的集成電路。

圖7顯示了未經優化的邊緣貼裝BNC占位的俯視圖和截面圖。為實現75?特征阻抗，專門設計了一條12mil的微帶線，安置在GND層上方 15mil處。BNC的連接焊盤相當于50mil的微帶線。由于在焊盤下方15mil處有GND層，所以焊盤的特征阻抗大大低于走線的特征阻抗。焊盤導致阻抗大幅下降，這將會影響信號質量并增加寄生電容，從而減小BNC帶寬。

未經優化的邊緣貼裝BNC 占位的俯視圖和截面圖

圖7：未經優化的邊緣貼裝BNC 占位的俯視圖和截面圖。

大多數視頻設備會使用插入式BNC，因為它具有更好的貼裝魯棒性。BNC通常會貼裝在電路板的頂層，其信號引腳焊接在較大的金屬化通孔內，信號布線則位于電路板的底層。圖8顯示了未經優化的插入式BNC占位的俯視圖和截面圖。內部接地層和電源層與金屬化通孔隔離，以免信號引腳短路。金屬化通孔的圓柱形金屬柱會產生少量電感。每個內部電源層都會為金屬化通孔提供寄生電容，具體容量取決于內部電源層與金屬柱之間的間隙。間隙小的大金屬化通孔會產生過高的電容，從而導致阻抗大幅下降。如果信號布線在BNC的同一層，金屬化通孔就會成為懸掛在信號走線上的殘端，并產生較大的寄生電容，甚至導致更大幅度的阻抗下降。

插入式BNC 占位的俯視圖和截面圖

圖8：插入式BNC 占位的俯視圖和截面圖。

未經優化的信號發射帶來的影響

美國電影與電視工程師協會(SMPTE)發布了多個標準，用于管理通過同軸電纜的數字視頻傳輸。這些SMPTE標準包括輸入和輸出回波損耗要求，主要規定了輸入或輸出端口與75Ω網絡的匹配度。圖9顯示了回波損耗規格的相關SMPTE要求。不良BNC或未經優化的BNC占位會導致阻抗失配，使其難以通過SMPTE回波損耗限制。

視頻端口的SMPTE 回波損耗要求

圖9：視頻端口的SMPTE 回波損耗要求。

嚴重的阻抗失配會導致反射，從而對信號質量產生不良影響，并且還會縮小數據眼圖的電壓或時序裕度。信號發射中的過高寄生電容會降低信號路徑的帶寬，并導致符號間的干擾和抖動。圖10給出了因非優化信號發射而降級的信號波形示例。

因非優化信號發射而降級的信號波形
圖10：因非優化信號發射而降級的信號波形。

BNC的選擇

如何選擇BNC主要取決于BNC的機械結構，以及與設備外殼的兼容性。在電氣方面，要求BNC能在插入損耗較低的情況下支持高達3Gbps的傳輸，同時還要求在其同軸結構內保持均勻性和幾乎恒定的特征阻抗。它們最好具有較小的信號引腳，這樣可在進行占位設計時盡量使用最小的通孔或連接焊盤，以便將阻抗的不連續性降至最低。

透明的BNC占位——表面貼裝BNC

透明的占位(transparent footprint)是指其具有與BNC連接器相同的特征阻抗，且不會顯著增加影響BNC帶寬的電路寄生值。下面探討幾種方法，其中一種有效方法是排查信號路徑、尋找偏離目標阻抗的電路板幾何圖形，并提出將阻抗恢復至目標值的方法。

如果是圖7 所示的表面貼裝BNC，則大的連接焊盤將導致阻抗大幅下降。提高其阻抗需要使用較大的電介質間隔(H>>15mil)，但這并不是可選方案。提高焊盤阻抗的方法之一是移除焊盤下方的一個或多個層，以消除過高的寄生電容。開口尺寸通常設計為能提供剛好足夠的邊緣電容，以將連接焊盤的阻抗恢復至其目標值。圖11 描述了在焊盤下方移除層的技術。占位取決于第一個GND 層的位置，以及電路板中電源層的位置和數量。

針對表面貼裝BNC 占位移除焊盤下方的電源層

圖11：針對表面貼裝BNC 占位移除焊盤下方的電源層。

圖12 給出了改進的占位示例。在此示例中，移除焊盤下方所有的層。此步驟會將焊盤的特征阻抗提高到75Ω(此示例的目標阻抗)以上。為了使阻抗恢復至目標值 75Ω，在焊盤的兩端增加了接地金屬片。這些接地片安置在焊盤預先定義的距離處，這樣就能產生剛好足夠的接地耦合以實現所需的阻抗。該結構的優點是與電路板堆疊完全無關，因此可在多層電路板設計中重復使用。

針對表面貼裝BNC 占位采用GND 移除和GND 保護片方法

圖13：針對插入式BNC 占位在引出線上方使用GND 接地片。

圖12：針對表面貼裝BNC 占位采用GND 移除和GND 保護片方法。

透明的BNC 占位--插入式BNC

對于插入式BNC，其占位由金屬化通孔及其引出線兩部分結構組成。金屬化通孔直徑通常為30~50mil。為使金屬化通孔的阻抗保持為75Ω，在電源層中需要使用大間隙(反焊盤)。反焊盤尺寸決定于金屬化通孔直徑以及電路板中的電源層數量。使用大的反焊盤后，反焊盤區域內的引出線將喪失其GND 參考，其阻抗就會增加。為解決此問題，需要將短金屬片延長至反焊盤內，以保證引出線的阻抗。底層引出線上方的第一個電源層需要延長金屬片，其寬度通常為走線寬度的3~5 倍。圖13 是采用此技術的BNC 占位。另一種常用技術是加寬反焊盤區域內的引出線以降低其阻抗，圖14 是采用此技術的BNC 占位。

針對插入式BNC 占位在引出線上方使用GND 接地片

圖13：針對插入式BNC 占位在引出線上方使用GND 接地片。

針對插入式BNC 占位使用更寬的引出線

圖14：針對插入式BNC 占位使用更寬的引出線。

圖15 給出了改進的占位設計。在此示例中，底部金屬層上加寬的引出線任意一側都安置了兩個GND 接地片。這些接地片安置在引出線預先定義好的位置上，這樣就能產生剛好足夠的接地耦合以實現短引出線所需的阻抗。該結構的優點是能獨立調節電源層中的反焊盤以控制金屬化通孔阻抗，且能獨立調節接地保護片間隙以控制引出線阻抗。

針對插入式BNC 占位在引出線側邊使用GND 接地片

圖15：針對插入式BNC 占位在引出線側邊使用GND 接地片。

BNC 占位設計優化

BNC 占位設計涉及在GND 和VCC 內層安置反焊盤或移除層，或安置表面GND 接地片，以產生剛好足夠的寄生電容來保證所需的特征阻抗。占位取決于BNC 的信號引腳直徑，以及電路板中的電源層數量。在某些情況下，占位可以設計成偏離標稱的75Ω 以彌補BNC 本身輕微的缺陷。硬件工程師必須根據以往的經驗來優化BNC 占位，在多數情況下，常常會進行多次電路板重設計。

使用三維電磁仿真可以優化BNC 占位設計。從BNC 的三維模型(機械維度和材料特性)開始， 將建議的占位結構和電路板特性(走線寬度、層疊和材料特性)輸入3D EM 仿真器。執行頻域仿真以確保符合有關回波損耗和插入損耗的設計目標，還可以執行仿真TDR 來檢查BNC 和占位的阻抗曲線。

BNC 供應商有完整的BNC 模型，在客戶輸入電路板堆疊的情況下運行此仿真，是全面了解BNC 模型的最好方法之一。本部分給出的仿真示例由連接器供應商Samtec 公司提供。

Samtec 直角BNC 及其在PCB 上占位的3D 模型

圖16：Samtec 直角BNC 及其在PCB 上占位的3D 模型。

BNC 及其占位的仿真回波損耗

圖17：BNC 及其占位的仿真回波損耗。

BNC及其占位的仿真插入損耗

圖18：BNC及其占位的仿真插入損耗。

使用美國國家半導體的LMH0387測試BNC

現在已使用3D EM仿真器優化了BNC占位。為驗證其系統性能，將在LMH0387*估板上采用多種BNC類型及優化占位。

LMH0387是行業首款單芯片自適應電纜均衡器和電纜驅動器，允許將一個BNC共享為輸入端口或輸出端口。它具有內置端接和回波損耗網絡，補償集成電路電容，并可簡化高速電路板布局，以良好的裕度滿足SMPTE回波損耗要求。

圖19顯示了此*估板的簡化電路。LMH0387通過交流耦合電容器(4.7μF)連接至BNC。為達到良好的回波損耗，將LMH0387安置在靠近BNC端口的位置，并使用75Ω走線將其連接至BNC。為將阻抗的不連續性降至最低，還要為4.7μF交流耦合電容器的大連接焊盤采用接地層移除技術。

在BNC端口上將同時執行TDR阻抗測量和回波損耗測量。圖20是貼裝有垂直和直角插入式BNC的兩塊*估板示意圖。圖21是使用TDR為其測量的阻抗曲線。圖22是其回波損耗圖，表明離SMPTE的限制有5~10dB的裕度。

圖23~25是邊緣貼裝和表面貼裝BNC的另一組測量圖。

LMH0387 可配置I/O 的簡化示意圖

圖19：LMH0387 可配置I/O 的簡化示意圖。

　　LMH0387 可配置I/O 的性能圖

圖20：貼裝有垂直和直角插入式BNC 的LMH0387 示意圖。

圖21：LMH0387 的BNC、占位和走線的阻抗曲線。

圖22：以良好裕度滿足SMPTE要求的BNC端口回波損耗圖。

圖23：采用邊緣貼裝和直角表面貼裝BNC的LMH0387示意圖。

圖24：LMH0387的BNC、占位和走線的阻抗曲線。

本文小結

本文討論了BNC占位設計中的幾個常見問題，并介紹了透明的占位設計的幾種設計方法。最佳的設計是使用具有最小信號引腳的連接器，從而無需設計任何特殊電路板結構。對于信號引腳較大的連接器，無論是邊緣貼裝還是插入類型，均可采用具有良好性能的受控阻抗占位。請務必使用最小的焊盤或孔。排查信號路徑、逐一檢查電路板結構、尋找路徑中的寄生電感和電容，并找出消除過高阻抗以及將阻抗恢復至目標值的方法。

本文所用的原則不僅適用于占位設計，對其它元件的連接焊盤也同樣有效。高速電路板設計不再是點A至點B的簡單連接。許多細微的布局決策都會影響電氣性能。三維電磁仿真工具可幫助工程師進行重要布局決策，并實現目標電氣性能。時域反射計是進行電路板調試和識別阻抗變化位置的有用儀表。良好的信號發射是獲得良好信號質量，以及滿足回波損耗要求和電路板上其它電路要求的基本。