PCI總線是一種高性能的局部總線，它具有32/64位總線寬度，且總線地址和數據復用，支持猝發傳輸，傳輸速率高達132MB/s；同時可支持多組外圍設備。另外，PCI總線不依賴于熱和CPU，具有較好的兼容性。
　　近幾年來，現場可編程門陣列(FPGA)在現代電子設計中的成功應用，使充分利用FPGA的本身資源設計專用電路，完成系統功能成為可能，從而簡化了電路、縮小了體積、提高了穩定性、具有更大的靈活性。
　　基于這種設計思想，筆者利用FPGA和PCI總線接口芯片設計了一種測控電路板卡，經實際運行，效果很好。
1 系統結構與功能
　　本板卡為基于PCI總線，采用RS485電平傳輸的異步串行通信測控卡。它與PCI總線的協議部分采用PCI9054專用接口芯片來完成。PCI9054是由美國PLX公司生產的一款高性能PCI I/O加速器，它采用了先進的32位數據管道結構技術，支持復用/非復用的32位數據/地址總線，本地總線有三種模式可選：M、C、J模式，被廣泛應用于PCI總線板卡的開發中。在本設計中，PCI9054工作在C模式下，采用中斷方式，總線周期為 “PCI目標讀單周期" title="單周期">單周期”和“PCI目標寫單周期”，數據總線為8位。
　　異步串行通信電路部分完全用FPGA來實現。在設計上，筆者選用了Xilinx公司的SpartanⅡ系列的XC2S200來實現異步串行通信的接收、發送和接口控制功能，FPGA具有在線可編程能力，設計者可根據實際需求分配資源。
　　測控卡的通信協議為起止式協議，采用固定的幀格式：1位開始位、8位數據位、1位停止位，無奇偶校驗位，在軟件中采用統一的CRC校驗，傳輸波特率為19.2kbps。為保證接收數據" title="接收數據">接收數據的正確性，設計中采用16倍頻波特率作為接收采樣時鐘，并把第八個采樣值作為接收數據。
　　測控卡主要完成以下工作：采用RS485差分電平傳輸的遙測數據經過電平轉換后，由接收模塊" title="接收模塊">接收模塊接收后乒乓緩存到FIFO中，并通過PCI總線接口芯片PCI9054以單周期方式送到計算機內存中以便進行下一步處理。發送模塊" title="發送模塊">發送模塊接收到PCI總線傳輸過來的遙控命令后，按照通信協議格式組幀，在通過電平轉換芯片轉換成RS485電平后，以19.2kHz的頻率發送給目標設備，實現對目標設備的各種控制。
　　根據以上分析，筆者設計的測控卡的具體功能結構如圖1所示。下面詳細闡述各部分的功能。

　　·MAX3490E：完成RS485差分電平到TTL電平的轉換；
　　·接收模塊：完成遙測數據的接收和緩沖；
　　·發送模塊：完成遙控數據的緩沖和發送；
　　·接口模塊：實現與PCI9054的接口功能，完成讀寫和傳輸控制操作；
　　·PCI9054：完成和PCI 總線的接口協議。
1.1 發送模塊設計
　　發送模塊主要實現對遙控數據的緩存和并/串轉換，同時按照設計的異步串行通信數據幀格式進行相應的處理，最后將數據串行發送。處理器讀取線路狀態寄存器信息，檢查發送FIFO(TxFifo)是否為空，如為空且有遙控數據待發，則將遙控數據通過PCI9054發送并存儲到發送FIFO中。發送狀態機讀取TxFifo中數據，通過并/串移位后用19.2kbps的波特率串行輸出。發送狀態機實現起止位“0”、并/串移位信號、停止位“1”的發送，具體如圖2 所示。

　　開始：當移位寄存器" title="移位寄存器">移位寄存器空，發送模塊處于等待開始狀態，一旦檢測到非空，發送起始位“0”，狀態機進入移位狀態；
　　移位：通過并/串移位寄存器串行發出，當完成8bit 移位后，狀態機轉入停止狀態；
　　停止：在這個狀態，為發送的數據加上一位停止位，然后轉入開始狀態，等待下一個數據。
　　發送模塊包含8位并/串移位寄存器TSR、51×8 bits發送FIFO(TxFifo)、用于實現發送遙控數據計數的52計數器等。發送模塊內部電路結構如圖3所示。

1.2 接收模塊設計
　　接收模塊實現遙測數據的串/并轉換，同時完成起始位、停止位的識別捕獲及遙測數據的緩存。由于本設計中由設備每100ms定時發送一幀(181字節)接收數據，當FIFO產生滿標志時，將耗時(181×(8+2)/19200)ms,即約95ms，僅剩5ms左右的時間讓PC機響應，由于操作系統的特點，不能充分滿足PC機的響應時間，這會造成接收數據混亂。為保證PC機所需的響應時間和數據的正確性和實時性，筆者使用了兩個滿標志為181的接收FIFO進行乒乓切換，收到良好的效果。
　　接收模塊包含8位串/并移位寄存器、兩個滿標志為181的接收FIFO(RxFifo、RxFifo_Cache)、采樣電路、捕獲電路、讀寫通道選擇電路和移位計數器電路。其中，采樣比較電路采樣起始信號、數據信號和結束標志，通道選擇電路用來對FIFO乒乓切換讀寫通道進行選擇。接收模塊內部結構如圖4所示。采樣電路、捕獲電路在采樣捕獲到起始信號“0”后根據通信協議接收串行數據，經過串/并移位后乒乓存儲到FIFO中，由PCI9054根據滿、空信號乒乓讀取。

1.3 接口模塊設計
　　接口模塊主要實現PCI9054和接收、發送模塊的通信，包括傳輸控制邏輯、時鐘分頻控制，筆者根據PCI9054的單周期讀寫時序給出了各類寄存器的讀寫信號、總線響應信號、控制信號等。該模塊含有五個寄存器：接收FIFO寄存器(RFR)、發送FIFO寄存器(TFR)、線路控制狀態寄存器(LCSR)、中斷標識寄存器(IIR)和中斷使能寄存器(IER)。具體說明如下： ·LCSR：通過讀該寄存器獲取各個FIFO的狀態信號(置1有效，0無效)。LCSR格式如下：

　　
　　TxFifocompleted：數據傳輸完成(1完成，0未完成)；
　　TxFifoEmpty:發送FIFO寄存器空(1空，0非空)；
　　TxFifoFull:發送FIFO寄存器滿(1滿，0未滿)；
　　RxFifoEmpty：接收FIFO寄存器空(1空，0非空)；
　　RxFifoFull:接收FIFO寄存器滿(1滿，0未滿)。
　　·IIR：通過讀取該寄存器獲得中斷類型。IIR格式如下：

　　
　　0100(int0)：接收FIFO(RxFIFO)滿中斷；
　　0010(int1)：發送FIFO(TxFIFO)空中斷；
　　0001(idle)：無中斷。
　　·IER：可以通過寫該寄存器相應位使能或取消中斷。IER格式如下：

　　
　　TxFifoI：發送FIFO空中斷使能 (1允許，0禁止)；
　　RxFifoI：接收FIFO滿中斷使能(1允許，0禁止)。
　　中斷產生由接口中斷狀態機實現，具體如圖5所示。
　　空閑：空閑狀態，沒有中斷產生；
　　中斷int0：接收FIFO(RFR)滿，產生中斷，要求PCI9054響應；
　　中斷int1：發送FIFO(TFR)空，產生中斷，要求PCI9054寫入數據或讀取中斷標識寄存器IIR。
2 驅動程序的開發
　　驅動程序主要是完成對硬件板卡的內存映像地址、I/O地址的存取，并正確處理來自板卡的硬件中斷。與傳統開發設備驅動程序的方法不同，WinDriver不要求開發者非常熟悉操作系統平臺，掌握核心開發/調試知識等；并且WinDriver設備驅動程序工具包將驅動程序的開發作了最大的簡化，它為開發人員提供了功能全面的API函數。開發人員只要根據硬件板卡功能的需要調用所需的函數即可。本測控卡驅動程序需要完成設備的初始化、FIFO的讀寫等，筆者選擇相應的函數將其封裝成一個測控卡驅動類，并加以例化，供應用程序調用，即很好地實現了硬件功能。
　　利用專用PCI總線接口芯片可以實現完整的PCI主控模塊和目標模塊接口功能，將復雜的PCI總線接口轉換為相對簡單的用戶接口，避免了用戶直接面對復雜的PCI總線協議,降低了設計難度。利用FPGA設計自己需要的專用電路，具有極大的靈活性，設計者可以根據實際的需要，在FPGA資源允許的條件下對設計進行優化擴展。譬如筆者在設計過程當中，利用FIFO實現了數據緩存，并根據數據的實際長度加大了FIFO的深度，有效地降低了中斷次數或查詢次數；同時，FIFO的乒乓切換很好地滿足了PC機所需的響應時間，保證了接收數據的正確性，對整個系統起到優化作用。利用WinDriver 開發驅動程序，簡單實用，縮短了開發周期。