基于FPGA的高速LDPC碼編碼器的設計與實現
丁 宏 楊 帥 指導教師：羅 武
摘要： LDPC碼是通信系統中一種性能十分優秀的信道編碼。本文針對便于硬件實現的QC_LDPC碼進行了編碼器設計，采用多路并行、流水線結構、優化關鍵路徑等多種手段，在Altera公司FPGA平臺上實現了編碼速率高達1.6Gbps的編碼器，并使用邏輯分析儀驗證了編碼器在高速運行下結果的正確性。
Abstract：
Key words :
摘 要：LDPC碼" title="LDPC碼">LDPC碼是通信系統中一種性能十分優秀的信道編碼。本文針對便于硬件實現的QC_LDPC碼進行了編碼器" title="編碼器">編碼器設計，采用多路并行、流水線結構、優化關鍵路徑等多種手段，在Altera公司" title="Altera公司">Altera公司FPGA" title="FPGA">FPGA平臺上實現了編碼速率高達1.6Gbps的編碼器，并使用邏輯分析儀驗證了編碼器在高速運行下結果的正確性。
關鍵詞：LDPC，高速編碼器，FPGA
此內容為AET網站原創，未經授權禁止轉載。