LVDS 是一種低壓、差分信號傳輸方案，主要用于高速數據傳輸。根據 ANSI/TIA/EIA-644 規范中的定義，它是一種最為常見的差分接口。這種標準只對適合于 LVDS 應用的驅動器和接收機電氣特性進行了規定。因此，它只是一種電氣標準，常被一些更高級的協議標準當作其接口或物理層。

在高速模擬數字轉換器 (ADC) 中使用該傳輸方案可在保持高轉換器性能的同時實現高速數據輸出。獨立 ADC 必須能夠驅動 PCB 線跡形式的電容性負載以及接收電路的輸入邏輯。此處，ADC 輸出級的一個單端驅動器會導致大量產生自開關大電流晶體管開和關的開關噪聲瞬態。這些瞬態會反饋耦合至 ADC 的模擬前端，從而對其性能產生不利影響。

然而，LVDS 驅動器級在一個始終開啟的 3.5 mA （典型值）電流源環境中運行（請參見圖 1）。只需通過差分對導體以不同方向重新分配電流，便可形成總線上的邏輯 1 和 0。這種消除開關噪聲和 EMI 的“始終開啟”特性正是降低 ADC 性能的主要原因。

圖 1 LVDS 驅動器和接收機

由于專為點對點信號傳輸而設計，LVDS 使用的是一種簡單的端接方案。安裝在接收機輸入端的單個 100-ohm 電阻端接差分對，從而消除了反射。

由于高阻抗接收機輸入，驅動器電流源的全部電流流經端接電阻，從而產生了一個 350 mV 額定值的低、差分總線電壓。該電壓在 1.2 V 共模電位左右擺動，其為典型驅動器輸出失調電壓（請參見圖 2）

圖 2 LVDS 總線電壓電平

相比單端方案，差分信號傳輸還有另一個 LVDS 好處，因為它不易受到共模噪聲的影響，并且產生更少的電磁干擾 (EMI)。

由于接收機只響應差分電壓，因此同鄰近信號線跡耦合的噪聲被接收機視作共模調制，從而被拒絕。另外，由于兩個差分對導體傳導電流相等但極性相反，因此它們的磁場基本互相抵消，從而實現 EMI 最小化。

根據數據速率的不同，標準 LVDS IC 可以驅動長達 10 米的距離。然而，不應強制高性能 ADC 驅動這一距離。取而代之的是，建議使用兩英尺以內的短輸出線跡長度，以防止鄰近電路的噪聲耦合到 ADC 輸出端，因為其可能會反饋耦合至 ADC 模擬輸入端。

盡管低功耗、低 EMI 和高噪聲抗擾度使得 LVDS 成為高速數據轉換器的接口選擇，但是必須運用精心的布局技術，以避免阻抗不連續和信號時延差，否則就抵消了上述 LVDS 的好處。