摘 要： 根據(jù)某型雷達在調(diào)試及性能評估方面的要求，設(shè)計并實現(xiàn)了與之相應(yīng)的雷達目標(biāo)模擬器" title="目標(biāo)模擬器">目標(biāo)模擬器，詳細說明了利用主控DSP實現(xiàn)模擬目標(biāo)回波的方法，介紹了DSP在系統(tǒng)數(shù)據(jù)交換和多普勒頻率輸出控制中的應(yīng)用。經(jīng)過系統(tǒng)聯(lián)調(diào)，該模擬器可實現(xiàn)雷達目標(biāo)的模擬,并取得了滿意的效果。
關(guān)鍵詞： DSP 雷達目標(biāo)模擬 多普勒頻率
隨著雷達技術(shù)的迅速發(fā)展，現(xiàn)代雷達系統(tǒng)日益復(fù)雜、功能多樣，使得系統(tǒng)各部分調(diào)試工作的難度加大。由于外場進行雷達檢測的技術(shù)難度大、成本也高，目前國內(nèi)外普遍采用雷達目標(biāo)模擬技術(shù)實現(xiàn)雷達多種性能的檢測[1]。這對降低雷達研制成本、縮短研制周期、提高性能指標(biāo)都有積極的作用。
本文提出一種采用DSP作為主控部件的某型雷達目標(biāo)模擬器設(shè)計方案。根據(jù)雷達調(diào)試、性能評估的要求，主控DSP通過串口" title="串口">串口接收計算機傳來的目標(biāo)信息和雷達參數(shù)等數(shù)據(jù)，進行運算后實時地產(chǎn)生雷達視頻信號，同時，還可通過控制DDS器件輸出一路射頻多普勒頻移信號。本方案選用美國TI(Texas Instrument)公司的數(shù)字信號處理器(DSP)TMS320VC5409(以下簡稱C5409)作為主控芯片。該芯片具有高速的數(shù)據(jù)處理能力，適用于實時高速數(shù)據(jù)運算，目前在無線通信、雷達等眾多領(lǐng)域中得到了廣泛的應(yīng)用。本文重點介紹DSP在該模擬器軟硬件設(shè)計中的應(yīng)用。
1 雷達目標(biāo)模擬器的系統(tǒng)構(gòu)成
某型雷達目標(biāo)模擬器的結(jié)構(gòu)如圖1所示。
該系統(tǒng)主要由上位計算機(PC機)、串/并轉(zhuǎn)換模塊、DSP模塊、DDS直接頻率合成器和D/A" title="D/A">D/A轉(zhuǎn)換器等部分構(gòu)成。計算機負責(zé)設(shè)置模擬器的輸出通道和回波信號的頻率變化范圍，根據(jù)不同的頻率范圍進行仿真運算，并將得到的數(shù)據(jù)儲存起來，以供DSP實時調(diào)用。可編程邏輯器件EPLD主要完成對DSP總線的讀寫邏輯控制，并產(chǎn)生串口及DDS的讀寫控制信號。
在低頻信號輸出模式下，DSP通過串/并轉(zhuǎn)換模塊接收來自計算機的設(shè)置參數(shù)進行仿真運算，并將得到的大量回波采樣數(shù)值按照一定的時序輸出給D/A轉(zhuǎn)換器，再經(jīng)濾波后得到模擬的低頻信號；在射頻信號輸出模式下，DSP調(diào)用計算機中存儲的數(shù)據(jù)控制直接頻率合成器(DDS)，并向DDS寫頻率控制字" title="控制字">控制字，DDS輸出的信號經(jīng)頻譜搬移后便得到要輸出的射頻信號。
2 硬件電路設(shè)計
C5409數(shù)字信號處理器盡管能達到較高的數(shù)字信號處理速度, 但是它沒有通用異步接收發(fā)送設(shè)備( UART) 接口，只有多通道緩沖串口(MCBSP)。而通過對MCBSP進行軟件編程實現(xiàn)DSP與計算機的串行通信" title="串行通信">串行通信，在設(shè)計和編程實現(xiàn)上都比較復(fù)雜，會占用大量的系統(tǒng)資源，影響DSP的實時運算性能。
在本模擬器的設(shè)計方案中，采用專門的異步通信芯片TL16C550C擴展C5409的串口，用以實現(xiàn)DSP與計算機之機高速、可靠的串行通信，電路如圖2所示。該異步通信芯片外接1.8432MHz的晶體作為基準(zhǔn)時鐘頻率，其片選信號16C550_CS、復(fù)位信號16C550_RST、讀信號/RD、寫信號/ WR均由可編程邏輯器件EPLD譯碼給出。
本模擬器選用的直接頻率合成器為A/D公司的AD9852。利用DSP控制AD9852可以產(chǎn)生一個頻率分辨率高、轉(zhuǎn)換速度快、頻率和相位均可編程控制的正弦波。C5409與AD9852的硬件接口電路如圖3所示。AD9852采用并行數(shù)據(jù)輸入方式，沒有片選信號，其寫信號、讀信號以及復(fù)位信號都由EPLD產(chǎn)生。AD9852 的頻率更新標(biāo)志UPDATE信號由DSP的通用I/O引腳XF產(chǎn)生。
3 DSP的軟件設(shè)計
雷達目標(biāo)模擬器的DSP軟件采用C語言編程，主要包括以下部分：串行通信模塊、低頻信號輸出模塊以及射頻信號輸出模塊。
在串行通信中，首先應(yīng)對TL16C550C進行初始化。初始化的主要任務(wù)是設(shè)置串行通信數(shù)據(jù)的數(shù)據(jù)位、停止位、奇偶校驗位等。這些設(shè)置由DSP寫TL16C550C的內(nèi)部寄存器來實現(xiàn)[3]。本模擬器的串口采用1.8432MHz的晶體振蕩器,波特率設(shè)置為38400，通信格式為：8位數(shù)據(jù)位, 1位停止位，無校驗。系統(tǒng)采用查詢的工作方式。
根據(jù)系統(tǒng)要求，低頻輸出信號是非線性調(diào)頻信號，其輸出頻率經(jīng)N×2π相位由fs變化到fe，再經(jīng)N×2π相位由fe變化到fs，每2π相位內(nèi)頻率不變，且每隔2π相位頻率變化是線性的(幅度線性先增后減)，如圖5所示。因此采用基于存儲器直讀法的波形合成技術(shù)，通過DSP把理想的信號波形進行采樣、量化，而后在內(nèi)部存儲器中存儲起來。在系統(tǒng)工作時，按一定的時序輸出內(nèi)部存儲器中存儲的數(shù)值，并經(jīng)D/A轉(zhuǎn)換將其轉(zhuǎn)換為調(diào)頻模擬信號。
具體實現(xiàn)的方法是：由于每隔2π相位頻率變化是線性的，因此可以算出每2π相位內(nèi)的頻率fn及周期Tn。在0～2π范圍內(nèi)以采樣率f進行采樣，得出每2π相位內(nèi)的采樣點數(shù)f/fn。由此可以算出每個采樣點的值為：
將每點的采樣值與該點的幅度值相乘就可以得到要輸出點的值。最后將該數(shù)值量化，以便于輸出到D/A轉(zhuǎn)換器。由于數(shù)據(jù)量比較大，在DSP內(nèi)部分配一段空間專門用來存儲量化后的數(shù)值。利用DSP內(nèi)部軟件可編程定時器，將定時時間定為采樣周期，每隔一采樣周期向D/A轉(zhuǎn)換器輸出一個點，就可以得到所要求的模擬正弦信號。
模擬器采用DDS技術(shù)和頻譜搬移法[4]，在輸出端產(chǎn)生一個與輸入信號相參并具有一定多普勒頻移的射頻信號。DDS采用并行的輸入方式，并工作在單頻的模式下。在此模式下，DDS輸出頻率是通過DSP向DDS寫48位的頻率控制字來實現(xiàn)的。
在射頻信號輸出模式下，DSP首先通過計算機串口接收大量頻率數(shù)據(jù)存儲到內(nèi)部RAM中，并對DDS復(fù)位；然后初始化DDS，向DDS寫入頻率控制字。DDS軟件流程圖如圖4所示。值得注意的是，在寫入DDS的頻率控制字后應(yīng)該等待一個時間間隔，再讓DDS輸出該頻點波形。這個時間間隔就是上一個頻點波形輸出所需要的時間。
4 系統(tǒng)聯(lián)調(diào)
整個調(diào)試過程是通過仿真器在CCS2.0集成開發(fā)環(huán)境中進行的, 最終生成的可執(zhí)行代碼固化在EPROM中。輸出的射頻信號能滿足某雷達引信聯(lián)調(diào)試驗的要求。圖5為示波器上顯示的模擬器輸出低頻信號波形圖。經(jīng)測量該信號完全達到試驗的要求。
雷達目標(biāo)模擬器在雷達信號處理機中起著關(guān)鍵作用,而采用性價比較高的TMS320VC5409芯片使得模擬器能夠靈活、方便地產(chǎn)生所需的各種數(shù)字信息和觸發(fā)信號。本文著重論述了該DSP芯片在系統(tǒng)數(shù)據(jù)交換和多普勒頻率輸出控制中的功用。該模擬器在對某型雷達處理機的調(diào)試中取得了良好的效果,同時也證明了設(shè)計的正確性。
參考文獻
1王振榮, 薛明華, 高澤溪等. 一種通用型PD 雷達目標(biāo)模擬器. 現(xiàn)代雷達, 1995
2 TMS320VC5409 FIXED-POINT Digital Signal Processor SPRS082C.TI, APRIL 1999- REVISED, MARCH 2000
3 TL16C550C,TL16C550CI Asynchronous Communications Ele-ment with Autoflow Ccontrol SLLS177G. TI, MARCH 1994-REVISED， NOVEMBER 2002
4 洪 濤.導(dǎo)彈引信近距離/超近距離目標(biāo)射頻仿真技術(shù)研究:[博士學(xué)位論文].北京：北京航空航天大學(xué)，2004