摘要: 功率轉(zhuǎn)換器的功率密度越來越高，發(fā)熱問題越來越嚴重，這種功率轉(zhuǎn)換器的設計對現(xiàn)代大功率半導體技術提出了新的挑戰(zhàn)。因而熱問題的優(yōu)化設計和驗證變得比大功率器件的電模型更加重要，本文提出一種新的PSPICE模型，可以利用它計算MOSFET芯片在瞬變過程中的溫度。本文提出的模型中所需要的熱阻可以從制造商提供的產(chǎn)品使用說明書得到。本文介紹MOSFET的一種新的PSPICE 等效熱模型，這個模型提供發(fā)熱和電氣參數(shù)之間的動態(tài)關系。這里提出的模型建立了與許可的熱環(huán)境的關系，例如，柵極驅(qū)動電路、負載、以及散熱器的分析與優(yōu)化設計。可以利用這個模型來改善散熱器的設計。由於決定功率損耗的參數(shù)參差不齊，與生產(chǎn)制造有關，受生產(chǎn)制造的影響很大，因而散熱器的設計往往由於無法預先知道功率損耗而無法進行。
　　1. 引言
　　散熱器在計算時會出現(xiàn)誤差，一般說來主要原因是很難精確地預先知道功率損耗，每只器件的參數(shù)參差不齊，并不是一樣的，而且在芯片上各處的溫度也是不同的。結(jié)果是，安全的裕度可能離開最優(yōu)值很遠。現(xiàn)在出現(xiàn)了很多功能很強的模擬仿真工具，因此有可能在預測功率損耗和熱設計的校核方面做一些改進。然而，為了確保長期可靠性，運用復雜的限流技術可以更進一步地把最高結(jié)溫（或者最大功率損耗）維持在一個預定的數(shù)值以下。 動態(tài)負載變化所引的任何熱響應的改變都可以直接地進行測量，并且用閉路控制的方法來修正。

　　2. 熱阻
　　發(fā)散出去的功率Pd 決定於導熱性能，熱量流動的面積以及溫度梯度，如下式所示：

　　P_d=K*A_n•dT/dx          (2.1)
　　式中 An 是垂直於熱量流動方向的面積，K 是熱導，而T是溫度。可是這個公式并沒有甚麼用處，因為面積An 的數(shù)值我們并不知道。對於一只半導體器件，散發(fā)出去的功率可以用下式表示：
　　P_d=?T/R_th             (2.2)
　　以及 　　R_th = ?T/ P_d          (2.3)
　　其中?T 是從半導體結(jié)至外殼的溫度增量，P_d 是功率損耗，而R_th 是穩(wěn)態(tài)熱阻。芯片溫度的升高可以用式(2.2) 所示的散熱特性來確定。考慮到熱阻與時間兩者之間的關系，我們可以得到下面的公式：
　　Z_th(t)= R_th•[1-exp(-t/t )]  (2.4)
　　其中(是所討論器件的半導體結(jié)至外殼之間的散熱時間常數(shù)，我們也認為 "Pd" 是在脈沖出現(xiàn)期間的散發(fā)出去的功率。那麼，我們可以得到：
　　?T(t)=P_d• Z_th(t)            (2.5)
　　如果 Pd 不是常數(shù)，那麼溫度的瞬態(tài)平均值可以近似地用下式表示：
　　?T(t)=P_avg(t) •Z_th(t)       (2.6)
　　其中Pavg(t) 是散發(fā)出去的平均功率。作這個假定是合情合理的，因為瞬態(tài)過程的延續(xù)時間比散熱時間常數(shù)短。由於一只MOSFET的散熱時間常數(shù)為100ms的數(shù)量級，所以一般這并不成其為問題。熱阻可以由產(chǎn)品使用說明書上得到，它一般是用“單脈沖作用下的有效瞬態(tài)過程的熱阻曲線”來表示。

圖 1 Zth(t)　瞬態(tài)熱阻

　3. SPICE 的實現(xiàn) 
　　本文提出的模型使用一種不同的PSPICE 模擬量行為模型（ABM）建模技術。事實上，利用這種建模方法，使用者可以用數(shù)學的方法建立模型，不必使用更多的資源。
　　可以看到，由SPICE內(nèi)的MOSFET模型，并不能以溫度結(jié)點的形式直接得到溫度。然而，可以用圖4中所示的“竅門”來解決這個問題。
　　為了做到這點，把MOSFET M1表示成為一個普通的 Level-3 MOS模型 加上一個電路。 晶體管 M1 僅僅是“感知”溫度，溫度是指通用的SPICE變量“Temp”。為了評價溫度對漏極電流的影響（由M1我們只能夠確定在溫度“Temp” 例如在 27 °C時，電流隨著漏極電壓的變化），增加了電路 G1 。這部份電路可以看成是電流受控制的電流產(chǎn)生器： 
I_d(G₁)=I_d(M1) • f(V_GS,V_DS,T_j,V_TH,)      (3.1)
　　在式(3.1)中的?數(shù)f的數(shù)學表達式可以從器件的輸出特性通過內(nèi)插法很容易得到。它與M1的模型有關，因而可以建立模擬量行為模型（ABM）。
　　4. 計算 T_j(t) 
　　當大功率MOSFET工作在重復脈沖或者單脈沖的情況下，知道了平均功率損耗，然後將功率損耗乘以熱阻 Z_th(t)，就可以得到模型的溫度。在電路中，熱阻 Z_th(t)的數(shù)值是用電壓來表示的，使用的符號為V(Z_th(t))。參看模型G2，現(xiàn)們來計算M1的瞬時功率損耗： 
　　P_d(t)=V_DSG1(t) •I_DG1(t)                 (4.1)
　　其中
　　I_DG1(t)=I_dM1(t) •f(V_GS,V_DS,Tj,V_th,)        (4.2)
　　在式(4.1)中，P_d(t) 是“ELAPLA

CE”的輸入量。 "ELAPLACE" 起積分的作用，於是得到消耗的能量 E(t)；由此可以得到平均功率損耗如下 
　　P_ave(t_k)= E(t_k)/t_k                            (4.3)
　　P_ave(t_k) 當然是與時間有關的，因為這個參數(shù)
　　是隨著模擬仿真的進行而改變的。因此，平均功率損耗P_ave(t_k) 是變化的，它代表從模擬仿真開始到時刻tk這段時間的功率損耗的平均值。熱阻曲線Z_th(t) 可以以不同方式納入到這個模型中。我們可以把單個脈沖響應用於Cauer或者 Foster網(wǎng)絡。我們也可采用 a) 列表來表示， b)電壓產(chǎn)生器 VPULSE，c) 一種激勵電壓產(chǎn)生器。芯片溫度增高的平均值 ?T_j-c(t)決定於P_ave(t)，再乘上Z_th(t)。
　　因此Tj-c(t) 可以用下式表示：
　　T_j-c(t)= P_ave(t) •Z_th(t).+T_case  (4.4)
　　其中T_case 取等於環(huán)境溫度。
　　5. 模擬仿真結(jié)果及測量結(jié)果
　　在柵極驅(qū)動信號為不同類型的情況下進行了模擬仿真。下面圖中的曲線是模擬仿真的結(jié)果。這些模擬仿真的結(jié)果是用新的SuperMESHTM STP14NK50ZFP 高電壓MOSFET測量得到的，MOSFET是裝在絕緣的外殼中。 這種MOSFET器件是用本公司專有的Mesh OverlayTM 技術的經(jīng)過優(yōu)化而制造的產(chǎn)品。下面是它的主要性參數(shù)：

　　在很寬的溫度范圍上進行了測量，測量結(jié)果如圖7示。
　　

圖 2 不同溫度Tj時的輸出特性曲線(實測結(jié)果)

　　圖 3 在不同的Tj時的輸出性曲線(模擬結(jié)果)

圖 4　 電路圖

圖 5 在10V時的RDS(on) (模擬結(jié)果)

 圖 6 　在10V時的RDS(on) (實測結(jié)果)
 

圖7　在10V時的VDS(on) (模擬結(jié)果)

圖 8 在 10V時的VDS(on)（實測結(jié)果）

圖 9 (從上至下)：
　　A) Tj 隨時間的變化
　　B,C)　漏極電流 
 

6. 結(jié)論
　　本文介紹了大功率MOSFET的一種新型的 PSPICE電路模型，其中包含熱模型，利用這個模型，設計人員可以確定硅芯片在瞬變過程中任何給定時刻的平均溫度。這個電路包含電氣特性和熱特性之間的動態(tài)關系。唯一需要的輸入?yún)?shù)可以很容易地從制造商提供的產(chǎn)品說明書中得到。這些參數(shù)是熱阻、 RDS(on) 隨溫度的變化，等等。 這個模型也可以用於其它的半導體器件，包括雙極型晶體管。
　　可以相信，這里提出的模型可以用於對器件的熱性能進行全面的分析，從而改進它的長期可靠性。
　　7. 致謝
　　本文作者借此機會感謝在Catania的MOSFET和IGBT產(chǎn)品技術和市場 部的寶貴建議和支持。 
　　參考文
　　1. B.J. Baliga , Modern Power Device.
　　2. Dr. P. Türkes, Dr. M. M?rz, P. Nance, SPICE Models for SIPMOS Components Application Note.
　　3. Jon Mark Hancock Siemens Microelectronics A Hierarchical Cross-Platform Physics Based MOSFET Model for SPICE and SABER.
　　5. Dr. John W. Sofia Fundamentals of Thermal Resistance Measurement.
　　6. Dr. John W. Sofia Electrical Thermal Resistance Measurements for Hybrids and Multi-Chip Packages.