1．轉換方式
     V-T型間接轉換ADC。

    2. 電路結構
    圖11.11.1是這種轉換器的原理電路，它由積分器(由集成運放A組成)、過零比較器(C)、時鐘脈沖控制門（G）和計數器（FF₀～FF_n）等幾部分組成。

圖11.11.1 雙積分A/D轉換器

    (1)積分器
     積分器是轉換器的核心部分，它的輸入端所接開關S₁由定時信號Q_n控制。當Q_n為不同電平時，極性相反的輸入電壓v_I和參考電壓 V_REF將分別加到積分器的輸入端，進行兩次方向相反的積分，積分時間常數τ=RC。

    (2)過零比較器
    過零比較器用來確定積分器的輸出電壓v₀過零的時刻。當v₀≥0時，比較器輸出v_C為低電平；當v₀<0時，v_C為高電平。比較器的輸出信號接至時鐘控制門(G)作為關門和開門信號。

    (3)計數器和定時器
    它由n+1個接成計數器的觸發器FF₀～FF_n-1串聯組成。觸發器FF₀～FF_n-1組成n級計數器，對輸入時鐘脈沖CP計數，以便把與輸入電壓平均值成正比的時間間隔轉變成數字信號輸出。當計數到2ⁿ個時鐘脈沖時，FF₀～FF_n-1均回到0態，而FF_n翻轉到1態，Q_n=1后開關 S₁從位置A轉接到B。

    (4)時鐘脈沖控制門
    時鐘脈沖源標準周期T_c，作為測量時間間隔的標準時間。當v_C=1時，門打開，時鐘脈沖通過門加到觸發器FF₀的輸入端。
　　 3.工作原理
　　雙積分ADC的基本原理是對輸入模擬電壓和參考電壓分別進行兩次積分，將輸入電壓平均值變成與之成正比的時間間隔，然后利用時鐘脈沖和計數器測出此時間間隔，進而得到相應的數字量輸出。由于該轉換電路是對輸入電壓的平均值進行變換，所以它具有很強的抗工頻干擾能力，在數字測量中得到廣泛應用。
    下面以輸入正極性的直流電壓v_I為例，說明電路將模擬電壓轉換為數字量的基本原理。電路工作過程分為以下幾個階段進行，圖中 各處的工作波形如圖11.11.2所示。

    (3) 第二積分階段
    當t=t₁時，S₁轉接到B點，具有與v_I相反極性的基準電壓-V_REF加到積分器的輸入端；積分器開始向相反方向進行第二次積分；當t=t₂時，積分器輸出電壓v₀≥0，比較器輸出v_C=0，時鐘脈沖控制門G被關閉，計數停止。在此階段結束時v₀的表達式可寫為
    
    設T₂=t₂-t₁，于是有 設在此期間計數器所累計的時鐘脈沖個數為λ，則 T₂=λT_c
    
    可見，T₂與V₁成正比，T₂就是雙計分A/D轉換過程中的中間變量。　　
    上式表明，在計數器中所得的數λ(λ=Q_n-1···Q₁Q₀),與在取樣時間T₁內輸入電壓的平均值V_I成正比的。只要V_I<V_REF，轉換器就能正常地將輸入模擬電壓轉換為數字量，并能從計數器讀取轉換的結果。如果取V_REF=2ⁿV，則λ=V_I，計數器所計的數在數值上就等于被測電壓。
    由于雙積分A/D轉換器在時間內采的是輸入電壓的平均值，因此具有很強的抗工頻干擾的能力。尤其對周期等于T₁或幾分之一的對稱干擾（所謂對稱干擾是指整個周期內平均值為零的干擾），從理論上來說，有無窮大的抑制能力。即使當工頻干擾幅度大于被測直流信號，使得輸入信號正負變化時，仍有良好的抑制能力。由于在工業系統中經常碰到的是工頻（50Hz）或工頻的倍頻干擾，故通常選定采樣時間T₁總是等于工頻電源周期的倍數，如20ms或40ms等。另一方面，由于在轉換過程中，前后兩次積分所采用的同一積分器。因此，在兩次積分期間（一般在幾十到數百毫秒之間），R、C和脈沖源等元器件參數的變化對轉換精度的影響均可忽略。
    最后必須指出，在第二積分階段結束后，控制電路又使開關S₂閉合，電容C放電，積分器回零。電路再次進入準備階段，等待下一次轉換開始。
　　
    4.特點
    (1)計數脈沖個數λ與RC無關，可以減小由RC積分非線性帶來的誤差。
    (2)對脈沖源CP要求不變，只要在T₁＋T₂時間內穩定即可。
    (3)轉換精度高。
    (4)轉換速度慢，不適于高速應用場合。
    單片集成雙積分式A/D轉換器有ADC-EK8B(8位，二進制碼)、ADC-EK10B(10位，二進制碼)、MC14433(7/2位，BCD碼)等。