數字放大器的最大優勢之一就是具有設計復用數字數據通路的靈活性。由于信號在經由揚聲器再現原音之前一直處于數字域，因而在信號路由方面有很大靈活性。此外，這種靈活性還應用于實時或生產線中的填料選擇或固件改變。單端工作(single-ended operation)是數字放大器的一種常規工作方式。本文將討論單端設計基本原理以及相關的工程權衡。

　　數字放大器一般具有兩級架構，即在脈寬調制(PWM)處理器后接一個功率級(power stage)，如圖1所示。邏輯級PWM處理器接收的音頻數據通常是IIS格式的。它執行音頻處理并將脈沖碼調制(PCM)數據轉換為PWM數據。通過IIC總線控制PWM處理器，執行音量變化、音調控制或均衡等其它音頻處理功能。許多PWM處理器還有另一個關鍵特性，即改變信號路由的能力(甚至可實時進行)。這種能力使設計人員可以靈活實現PCB布線，或使用戶有能力將內容發送至不同揚聲器。功率級接收3.3V PWM信號，然后將其轉換為更高電壓，并通過MOSFET H橋及二階LC濾波器送至揚聲器。

　　包含MOSFET H橋的功率級如圖1所示。在這里，MOSFET用作開關將+V電壓以正/負兩個極向接到揚聲器。對于將揚聲器接在兩個MOSFET半橋間的大多數立體聲功率級而言，橋接負載(BTL)是常規架構。單端是指每個MOSFET半橋驅動一個揚聲器。SE模式的聲道數比BTL模式多一倍，但對給定的輸出負載來說，每聲道功率降低約25%。在SE模式，當PWM信號為“高”時，+V 電壓正向加至揚聲器；當PWM信號為“低”時，揚聲器接地。

　　單端數字放大器的工作原理如圖2所示，與線性音頻放大器的單端工作相比沒有太大差別。其主要區別在于，重構的濾波器(二階LC濾波器)從PWM信號中濾出高頻成分，保留基帶音頻信號。由于揚聲器阻抗具有較大的電感成分，這相當于使一個高DC電壓經過一個電感，并使電流以線性方式增加到一個很大的值，因而可能對揚聲器造成損壞.

圖1：具有H橋功率級的數字放大器數據通路。

圖2：帶DC阻斷電容架構的單端數字放大器。

為此，可將一個大電容(DC阻斷電容)放置在放大器和揚聲器之間以濾除DC成分。不過該電容同時也會對較低音頻成分造成衰減，并生成一個大約1/(2R_sp C)的3dB點，其中R_sp是揚聲器的阻抗。為使更高的頻帶通過揚聲器，可采用大電容器，但是這要以成本和PCB面積作為代價。

　　在先前討論的單端架構中，音頻信號以地為參考點。換言之，揚聲器的一端接地。實現DC阻斷的另一種方式是采用分割電容(split-cap )架構，其中音頻信號以PVDD/2為參考點，見圖3。從AC的角度看，當 C_sm = Cb/2時，圖2和圖3沒有區別。如果插入電容，Cs的等效串聯電阻(ESR)是Cb的兩倍，而音頻和熱性能沒有變化。

圖3：帶分割電容架構的單端數字放大器。

　　與阻斷電容架構相比，分割模式架構的最大優點是增加了電源紋波抑制比(PSRR)。圖4顯示的是TI的TAS5086/5142評估模塊(EVM)實際測量的PSRR。在該EVM中，TAS5142的功率級是單端架構。

圖4：TAS5086/5142 EVM的單端PSRR性能。

　　SE分割模式架構需要解決另兩個設計問題。如先前提到的，重構濾波器后面的音頻信號有值為PVDD/2的DC成分。若Cs是理想的，則(Cs和Cb)都將被充電至PVDD/2，且沒有DC成分通過揚聲器。但是由于兩個電容都不理想且都有容差，所以DC電壓不會等于PVDD/2。因此，當音頻信號最初被加至揚聲器時，將有DC電壓流經揚聲器，所以在上電時會聽到噼啪的噪聲。由于分割電容以時間常數為RC的固定時長充電，所以會產生另一個相關問題。只要MOSFET不在分割電容完成充完之前切換，就不會引發這些問題。但實際上這樣做很困難，因而會產生長的噼啪噪音。

　　有一種方案可解決上述兩個問題，即能將電壓快速充至PVDD/2的半橋功率級，例如TAS5186A。該方案具有50%的占空比，DC電壓輸出是PVDD/2，且分割電容可被快速、準確地充電。另一個快速充電分割電容的方法是利用運放。在沒有專用半橋時，采用運放是一種行之有效的辦法。

在實際應用中，單端放大器音頻性能指標(包括開機噪音、信噪比、PSRR和THD+N等)都相當理想，只比BTL的音頻性能稍顯遜色。