《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 設計應用 > 基于FPGA的多通道數據采集系統設計
基于FPGA的多通道數據采集系統設計
摘要: 最常用的數據采集方案多以MCU為核心,控制多路信號的采集及處理。但由于單片機本身的指令周期以及處理速度的影響,對于多通道A/D進行控制及數據處理,普通的MCU往往不容易達到要求。考慮到FPGA器件的高集成度、內部資源豐富、特別適合處理多路并行數據等明顯優于普通微處理器的特點,并針對大地電磁數據采集系統對實時性和同步性的要求,本文提出了一種多通道數據采集方案。采用FPGA與ARM相結合的設計,采集主控制邏輯用FPGA實現,ARM用來實現采集數據的存儲和數據傳輸控制。
關鍵詞: FPGA 數據采集 MCU A/D ARM
Abstract:
Key words :

大地電磁場攜帶著地球內部的結構、構造、溫度、壓力以及物質成分的物理狀態等信息,為人們研究板塊運動的規律、追溯地球的演化歷史提供了科學依據。大地電磁探測是研究大陸巖石圈導電性結構的有效方法之一,使人們從電性角度認識地球內部的構造形態,達到了解地下不同深度地質情況的目的。該技術應用前景廣泛,可用于地下更深層找礦、找水、找油、監測海底潛艇等,對國民經濟和國防的發展都有重要的推動作用。

  最常用的數據采集" title="數據采集">數據采集方案多以MCU" title="MCU">MCU為核心,控制多路信號的采集及處理。但由于單片機本身的指令周期以及處理速度的影響,對于多通道A/D" title="A/D">A/D進行控制及數據處理,普通的MCU往往不容易達到要求。考慮到FPGA" title="FPGA">FPGA器件的高集成度、內部資源豐富、特別適合處理多路并行數據等明顯優于普通微處理器的特點,并針對大地電磁數據采集系統對實時性和同步性的要求,本文提出了一種多通道數據采集方案。采用FPGA與ARM" title="ARM">ARM相結合的設計,采集主控制邏輯用FPGA實現,ARM用來實現采集數據的存儲和數據傳輸控制。

  1 系統總體結構

  系統總體結構如圖1所示。A/D轉換器采用TI公司的24位高精度模數轉換器ADS1255;FPGA采用Altera公司的EP2C35;ARM為ARM9內核的處理器S3C2410。雙口RAM由EP2C35內部存儲器塊配置而成,該雙口RAM與ARM的系統總線相連,映射為ARM的一塊內存區。
 

 
     AD前端處理電路的作用是實現對信號的放大、衰減以及阻抗匹配,從而滿足ADC對輸入信號的要求。濾波網絡濾除高頻噪聲和工頻信號的干擾,增益放大通過ARM給出的控制信號實現對模擬信號的不同增益的放大處理。ADS1255負責把模擬電信號轉換成數字信號,可以通過功能選擇設置ADS1255工作在不同的工作模式下。ADS1255的工作時鐘由FPGA提供,改變FPGA輸出時鐘的頻率就能實現AD采樣率的改變。FPGA并行控制5路AD的數據采集,并把采集到的各路數據按順序以字節的形式寫入雙口RAM中緩存。FPGA對雙口RAM的數據寫入和ARM對數據的讀取是通過乒乓傳輸結構實現的。當FPGA寫滿雙口RAM上半區后,向ARM申請中斷,ARM響應中斷后,讀出上半區數據到內存中進行存儲;同時FPGA向RAM的下半區寫數據,寫滿下半區后也向ARM發出中斷,通知ARM讀出下半區數據。通過乒乓傳輸保證了系統數據采樣和數據傳輸可以連續進行。

  2 FPGA的邏輯設計

  本方案中的數據采集流程如下:系統初始化后,ARM通過控制信號把采樣頻率、通道選擇等參數通知給FPGA,然后FPGA向需要同步采樣的通道對應的AD芯片提供統一時鐘,使得AD同步地選擇相應的通道進行數據的同步采樣和轉換,其結果由FPGA接收并存儲在雙口RAM對應的存儲空間,然后由ARM從相應的雙口RAM空間讀取數據進行本地存儲或經過網絡傳輸給上位機進行處理。根據以上流程以及FPGA要實現的功能,整個FPGA邏輯設計劃分為通道和采樣率選擇模塊、時鐘模塊、雙口RAM模塊、AD采樣控制模塊、串并轉換模塊、數據存儲控制模塊、ARM接口控制模塊。

  各模塊連接關系如圖2所示。
 



 2.1 通道和采樣率選擇模塊

  在實際應用中并不是每個通道都被使用,AD的采樣率也不只一種,所以在通道的控制和采樣率設置上應該具有可選擇性。

  通道和采樣率選擇模塊提供2個8 bit的控制寄存器A和B。如圖3所示,寄存器A的0~4 bit分別對應ADC通道CH0~CH4,5~7 bit保留;寄存器B的8 bit分別對應采樣率FS0~FS7。如果要選擇某幾個通道,只需將寄存器A中相應的位置1,其他位置0,AD采樣控制模塊就會根據該寄存器中的內容使能相應的通道。如果要選擇某一個采樣頻率,只需把寄存器B中相應的位置1,其他位置0,時鐘模塊會產生相應的時鐘控制AD的采樣率。在開啟數據采集之前,ARM應根據所要求的通道和采樣頻率向寄存器A和B寫入相應命令字。
 



      2.2 時鐘模塊

  本設計中外部輸入時鐘為16.384 MHz。由于設計中各個模塊工作時鐘的不同以及AD采樣率的變化,所以需要多種不同的時鐘信號。時鐘模塊的功能就是根據不同采樣率為各個模塊提供所需的時鐘信號。由于該設計采用同步時序電路,它是基于時鐘觸發沿設計,對時鐘的周期、占空比、延時、抖動提出了較高的要求,為此本設計中采用FPGA所帶的PLL時鐘資源驅動設計的主時鐘,使其達到最低的時鐘抖動和延遲。

  2.3 雙口RAM模塊

  本設計中雙口RAM用于數據緩存,一方面存儲各個AD芯片轉換的數據,另一方面供ARM讀取數據做進一步的存儲與處理。它具有真正的雙端口,可以同時對其進行數據存取,兩個端口具有獨立的控制線、地址線和數據線。該雙口RAM模塊是通過調用Altera FPGA自帶的參數化模型庫(Mega-lpm)實現的。

此內容為AET網站原創,未經授權禁止轉載。
主站蜘蛛池模板: jealousvue熟睡入侵中| 欧美三级黄视频| 男人j放进女人p全黄| 日韩大片免费观看视频播放| 天天操天天操天天操| 国产丰满老熟女重口对白| 亚洲国产成人综合精品| xxxxx.av| 蜜柚免费视频下载| 欧美亚洲国产一区二区三区| 天天躁日日躁狠狠躁欧美老妇| 国产亚洲精品精品精品| 亚洲免费二区三区| 99在线热视频只有精品免费| 美女黄网站人色视频免费| 日韩欧美成人免费中文字幕| 国产精品无码永久免费888| 免费A级毛片无码无遮挡| 中文字幕看片在线a免费| 国产边打电话边被躁视频| 欧美极度极品另类| 天天看片天天操| 国产主播一区二区三区在线观看| 亚洲熟妇丰满xxxxx| 中文字幕无码不卡在线| 18禁止午夜福利体验区| 看久久久久久A级毛片| 日本插曲的痛的30分钟| 国产视频手机在线观看| 加勒比色综合久久久久久久久| 久久精品夜夜夜夜夜久久| 97久久精品无码一区二区天美 | 999国产高清在线精品| 羞羞视频在线免费观看| 日韩影视在线观看| 国产精品va欧美精品| 亚洲精品午夜久久久伊人| 一本一本久久a久久精品综合麻豆| 亚洲国产精品网| lisaannvideos办公室| 色婷婷天天综合在线|