說起芯片制造，大家都知道制程工藝的重要性，這是芯片行業(yè)的根基，不過隨著半導(dǎo)體工藝越來越復(fù)雜，提升空間越來越小，而人們對于芯片性能的追求是永無止境的，尤其是進(jìn)入新的AI時代之后。
這個時候，封裝技術(shù)的重要性就愈發(fā)凸顯了，不但可以持續(xù)提高性能，更給芯片制造帶來了極大的靈活性，可以讓人們進(jìn)化隨心所欲地打造理想的芯片，滿足各種不同需求。
Intel作為半導(dǎo)體行業(yè)龍頭，半個多世紀(jì)以來一直非常重視封裝技術(shù)，不斷推動演化。
最近，Intel先進(jìn)系統(tǒng)封裝與測試事業(yè)部副總裁兼總經(jīng)理Mark Gardner就特意分享了Intel在封裝技術(shù)方面的最新成果與思考。
在以往的SoC單芯片時代，封裝技術(shù)往往不被在意。
隨著近些年chiplets芯粒的興起和流行，封裝技術(shù)變得至關(guān)重要，芯片的復(fù)雜度和優(yōu)化也呈現(xiàn)指數(shù)級增長。
比如在一個AI加速器中，一個封裝內(nèi)會集成多個芯片，包括但不限于CPU計算模塊、GPU加速模塊、HBM高帶寬內(nèi)存和其他各種IP，需要將它們以最合理的方式整合在一起，各自發(fā)揮最大性能，還得做到高帶寬、低延遲的互聯(lián)。
這就讓封裝技術(shù)真正走向前臺，成為行業(yè)焦點(diǎn)。
說到封裝技術(shù)，Intel應(yīng)該是最不陌生的，悠久的歷史上經(jīng)歷了諸多演變。
早在20世紀(jì)70年代，微處理器發(fā)展初期，使用的還是Wire-Bond引線鍵合封裝技術(shù)，包括QFP方形扁平、QFN方形扁平無引腳，因?yàn)槟菚r候的芯片非常簡單，甚至可以手工絲焊，直到現(xiàn)在一些簡單芯片也在使用。
90年代的奔騰處理器，用上了倒裝鍵合、陶瓷基板的組合，后來又發(fā)展出了有機(jī)基板，以及初步的多芯片整合封裝。
最近幾年，Intel處理器的封裝技術(shù)開始多點(diǎn)開花，EMIB 2.5D、Foveros 3D、EMIB 3.5D、Foveros Direct 3D等各種方式層出不窮，經(jīng)常還會混合搭配使用，從而制造更加復(fù)雜、強(qiáng)大的芯片。
這些技術(shù)并非一朝一夕之功，而是長期發(fā)展的結(jié)果，比如基于EMIB 2.5D的首個產(chǎn)品Kaby Lake-G已經(jīng)投產(chǎn)將近十年了，它也是唯一一款集成了AMD核顯的Intel處理器。
另外，Intel近期還提出了玻璃基板(Glass Substrate)、玻璃核心(Glass Core)，目前仍在推進(jìn)中，計劃在本世紀(jì)20年代后半期推出(也就是2025-2030年間)，作為整體平臺的一部分。
Intel認(rèn)為，玻璃核心的關(guān)鍵在于持續(xù)擴(kuò)展，包括微凸點(diǎn)技術(shù)、更大的基板尺寸、增強(qiáng)的高速傳輸?shù)取?/p>
在新的形勢要求下，Intel Foundry代工增加了系統(tǒng)級架構(gòu)和設(shè)計服務(wù)，與產(chǎn)品部門深度合作，不斷提出更先進(jìn)、更高效的封裝技術(shù)，再反哺給產(chǎn)品設(shè)計與制造。
比如幾年前的數(shù)據(jù)中心GPU Max(代號Ponte Vecchio)，就使用了多達(dá)5種不同制造工藝，封裝了多達(dá)47個不同模塊，耗費(fèi)了1000億規(guī)模的晶體管。
這就是Intel代工完整的先進(jìn)封裝產(chǎn)品組合。
最左邊是傳統(tǒng)的FCBGA(倒裝芯片球柵陣列封裝)，有兩種不同的版本：FCBGA 2D、FCBGA 2D+。
其中，F(xiàn)CBGA 2D就是傳統(tǒng)的有機(jī)FCBGA封裝，仍在量產(chǎn)中，非常適合低成本的簡單產(chǎn)品，不需要高速I/O或芯片間高帶寬連接。
FCBGA 2D+增加了基板層疊技術(shù)(Substrate Stacking)，適合芯片本身不復(fù)雜，但是主板連接部分尺寸較大的產(chǎn)品，成本更優(yōu)，尤其是在網(wǎng)絡(luò)和交換設(shè)備領(lǐng)域。
中間的是EMIB(嵌入式多芯片互連橋接)，也有兩種版本：EMIB 2.5D、EMIB 3.5D。
EMIB 2.5D面向單層芯片，也可以進(jìn)行HBM堆疊，芯片通過基板上的微型硅橋?qū)崿F(xiàn)連接，適合高密度的芯片間連接，在AI和HPC領(lǐng)域優(yōu)勢顯著。
EMIB 3.5D引入了3D堆疊技術(shù)，芯片堆疊在一個有源或無源基板上(比如中介層)，更加靈活，比如某些IP模塊因?yàn)閷ヂ?lián)距離、延遲的高要求，不適合水平連接，就得垂直堆疊。
最右邊是Foveros，可以細(xì)分為兩個版本：Foveros 2.5D、Foveros 3D、Foveros Direct 3D。
其中，F(xiàn)overos 2.5D/3D和EMIB 2.5D/3.5D類似，可以與其他中介層技術(shù)結(jié)合使用(3D更強(qiáng)調(diào)垂直堆疊)，不同之處在于采用基于焊料的方式連接芯片與晶圓，而不是基底連接，適合高速I/O與較小芯片組分離的設(shè)計。
值得一提的是，EMIB 2.5D可以非常順暢地轉(zhuǎn)換到EMIB 3.5D。可以把已經(jīng)定義、設(shè)計和制造的GPU或者HBM芯片采用EMIB 2.5D技術(shù)集成，然后無需改變?nèi)魏卧O(shè)計，就可以再將其集成到EMIB 3.5D封裝的單元上。
Foveros Direct技術(shù)則進(jìn)一步采用銅-銅直接鍵合，而不是焊料與焊料的連接，因此可以實(shí)現(xiàn)最高的帶寬、最低的功耗。
事實(shí)上，這些封裝技術(shù)都不是獨(dú)立的，往往并非單一存在、彼此排斥，尤其是AI和HPC產(chǎn)品經(jīng)常結(jié)合使用多種技術(shù)，比如可能會采用Foveros Direct 3D，同時與HBM連接，最終形成EMIB 3.5D封裝。
這些封裝技術(shù)并非停留在路線圖上，而是現(xiàn)實(shí)，已經(jīng)落地商用，有些更是用了多年，涉及多代產(chǎn)品。
但是不同的芯片如何選擇最適合的封裝技術(shù)，仍然是一個難題，比如為什么說EMIB是AI芯片的理想選擇？有哪些優(yōu)勢？上邊這張圖就可以給出答案。
EMIB 2.5D與硅中介層(Si Int)、重布線層(RDL)中介層等其他2.5D封裝技術(shù)相比，第一個優(yōu)勢就是最低本。
從圖中可以看到，EMIB橋接是一種非常小的硅片，可以高效利用晶圓面積，利用率往往超過90％，而其他中介層技術(shù)因?yàn)槭谴笮头庋b結(jié)構(gòu)，會造成很大的晶圓面積浪費(fèi)，利用率可能只有60％左右。
尤其是擴(kuò)展到更大面積的芯片復(fù)合體時，EMIB的成本優(yōu)勢會呈指數(shù)級增長。
第二個優(yōu)勢是最的良率，第三個優(yōu)勢是最快產(chǎn)周期，二者緊密相連。
它不需要晶圓級封裝，或者叫芯片對晶圓(Chip-on-Wafer)，這包括將頂層芯片附著到晶圓上，涉及模具、凸點(diǎn)等多個工藝步驟，不但增加了良率損失的風(fēng)險，所需要的步驟和時間也更長，往往得多花幾個星期的時間。
在如今變化多端的市場形勢下，如果能提前幾周獲得樣片，并進(jìn)行測試和驗(yàn)證，對于客戶來說是極具吸引力的。
第四個優(yōu)勢源于硅橋嵌入基板的特性，可以匹配更大的遮罩(Reticle)。
制造基板時，實(shí)際上是在一個大的方形面板上進(jìn)行，能夠極大地提高面板利用率，而基板尺寸與面板相匹配，可擴(kuò)展性更好，可以適應(yīng)大型復(fù)雜封裝的需求。
對于AI芯片來說，肯定都希望在一個封裝中集成更多的HBM，容納更多的工作負(fù)載。EMIB 2.5D就能很好地滿足。
第五個優(yōu)勢是多樣化的供應(yīng)鏈支持。
EMIB為客戶提供了更多的靈活性和選擇權(quán)，而且它已經(jīng)應(yīng)用了近十年，擁有成熟的技術(shù)和供應(yīng)鏈。
Intel一直是2.5D封裝的領(lǐng)導(dǎo)者，擁有龐大無比的產(chǎn)能。
第三方數(shù)據(jù)顯示，Intel EMIB 2.5D、Foveros 2.5D封裝的總產(chǎn)能，對比行業(yè)晶圓級先進(jìn)封裝的總產(chǎn)能，規(guī)模領(lǐng)先2倍以上。
因此，無論客戶有多么急迫、多么大規(guī)模的產(chǎn)能需求，Intel都可以輕松滿足。
迄今為止，Intel已經(jīng)完成了超過250個2.5D封裝設(shè)計項(xiàng)目，既包括Intel自己的產(chǎn)品，也包括第三方客戶的產(chǎn)品，涵蓋幾乎所有領(lǐng)域。
對于復(fù)雜封裝而言，測試和驗(yàn)證也是至關(guān)重要的一環(huán)。
畢竟，當(dāng)一顆芯片內(nèi)封裝了四五十個不同模塊的時候，哪怕只有一個不合格，也會導(dǎo)致整體報廢。
所以，不能等待整顆芯片封裝完成之后再進(jìn)行測試，那樣風(fēng)險就太高了。
Intel開發(fā)了一種名為“裸片測試”(Die Sort)的技術(shù)，將一整塊晶圓切割成一個個單獨(dú)的裸片，在組裝到基板上之前就進(jìn)行分類和測試。
由于裸片面積很小，加熱和冷卻都可以非常快速、精確，一兩秒就能變化約100攝氏度。
這種精確的熱控制，使得過去只能在最終測試階段做的工作，提前到了裸片測試階段，從而更早地發(fā)現(xiàn)缺陷、及時糾正，進(jìn)而顯著提高生產(chǎn)效率與良品率。
裸片在基板上堆疊完成之后、整體封裝完成之前，Intel還可以進(jìn)行一次“堆疊芯片測試”(Stacked Die Sort)，進(jìn)一步測試與驗(yàn)證功能、性能的完整性。
以一顆包含多個不同模塊、采用3D堆疊技術(shù)的復(fù)雜AI加速器為例，看一下Intel的多種封裝、測試技術(shù)是如何協(xié)同工作的。
首先，EMIB可以替代傳統(tǒng)的大型、昂貴的中介層或橋接器，從而降低成本，提高生產(chǎn)效率、良品率。
EMIB有一個很關(guān)鍵的點(diǎn)叫做熱壓鍵合(Thermal Compression Bonding)，可以讓裸片更高效地組裝到基板上。
EIMB可以結(jié)合Foveros Direct技術(shù)，包括3D混合鍵合(3D Hybrid Bonding)，獲得最佳優(yōu)化封裝組合。
接下來是超大封裝(Large Packages)，Intel目前正在開發(fā)120×120毫米的封裝尺寸，預(yù)計未來一兩年就能量產(chǎn)，而且不會止步于此。
不過，隨著封裝尺寸越來越大，很容易出現(xiàn)明顯的翹曲(Warpage)問題——NVIDIA Blackwell就不幸遇到了。
為此，Intel引入了一系列創(chuàng)新技術(shù)，結(jié)合熱優(yōu)化，從而能夠在翹曲情況下依然進(jìn)行板級封裝(Board Assembl)。
然后是硅片與封裝協(xié)同設(shè)計(Silicon Package Co-Design)，以及模擬裸片測試(Simulated Die Sort)，它們共同打造了差異化的AI產(chǎn)品。
最后，Intel代工自獨(dú)立以來，已經(jīng)調(diào)整了策略，從而提供更靈活的代工服務(wù)。
比如，客戶可以只選擇Intel代工的EMIB技術(shù)或封裝服務(wù)，芯片部分則交給其他代工廠。
比如，客戶可以只需要Intel代工的裸片測試方案，同樣能單獨(dú)提供。
Intel代工在晶圓制造層面也采取了相同的策略，可以靈活地根據(jù)客戶需求，提供最有價值的服務(wù)。
事實(shí)上，Intel與臺積電、三星等其他代工廠雖然有競爭關(guān)系，但其實(shí)一直存在密切合作，制定了互相兼容的設(shè)計規(guī)則，以確保其他代工廠生產(chǎn)的晶圓，可以兼容Intel代工的封裝技術(shù)，從而為客戶提供更多選擇，使其能夠自由地綜合使用不同代工的技術(shù)。
Intel還透露，AWS亞馬遜云、思科都已經(jīng)成為Intel代工的封裝服務(wù)客戶，合作主要集中在數(shù)據(jù)中心服務(wù)器、AI加速器產(chǎn)品領(lǐng)域。
