電子技術(shù)應(yīng)用網(wǎng)的朋友們大家好，好書(shū)推薦活動(dòng)第四彈來(lái)啦！
本次給大家?guī)?lái)的是：數(shù)字設(shè)計(jì)系統(tǒng)方法
本期送書(shū)規(guī)則：
添加網(wǎng)站運(yùn)營(yíng)小編微信，向其推薦三本電子技術(shù)方面的書(shū)籍。
拉運(yùn)營(yíng)小編進(jìn)其他電子行業(yè)群學(xué)習(xí)討論，邀請(qǐng)后截圖給我即可！至少拉1個(gè)群哦，群人數(shù)在80人以上，活躍討論的群，電子行業(yè)相關(guān)。
本次活動(dòng)數(shù)量有限，先到先得~
4.活動(dòng)時(shí)間：8.3-8.8號(hào)
電子技術(shù)應(yīng)用網(wǎng)站運(yùn)營(yíng)小編微信
書(shū)籍介紹：
《數(shù)字設(shè)計(jì)系統(tǒng)方法》
作者:[美] 威廉·J·戴（William J. Dally） R.柯蒂斯雅
出版社:機(jī)械工業(yè)出版社
內(nèi)容簡(jiǎn)介：
本書(shū)從系統(tǒng)的視角，通過(guò)準(zhǔn)確、清晰的講解以及示例和Verilog文件，展示了如何使用簡(jiǎn)單的組合和時(shí)序模塊來(lái)構(gòu)建完整的系統(tǒng)。本書(shū)共分七部分，不僅涵蓋了組合邏輯電路、算術(shù)運(yùn)算電路、時(shí)序邏輯電路和同步時(shí)序電路等基本的數(shù)字邏輯課程的內(nèi)容，還給出了有限狀態(tài)機(jī)、流水線、接口規(guī)范、系統(tǒng)時(shí)序、存儲(chǔ)系統(tǒng)等計(jì)算機(jī)組成原理課程的知識(shí)。本書(shū)適合作為高等院校計(jì)算機(jī)及相關(guān)專業(yè)數(shù)字設(shè)計(jì)課程的本科生教材，也可作為微處理器和SoC設(shè)計(jì)人員的參考書(shū)。
作者簡(jiǎn)介：
William James Dally現(xiàn)為斯坦福大學(xué)工程學(xué)院Willard R. and Inez Kerr Bell教授，曾任計(jì)算機(jī)系系主任和NVDIA公司首席科學(xué)家和副總裁。他和他的研究團(tuán)隊(duì)開(kāi)發(fā)的系統(tǒng)體系結(jié)構(gòu)、網(wǎng)絡(luò)體系結(jié)構(gòu)、信號(hào)、路由和同步技術(shù)已經(jīng)廣泛應(yīng)用到當(dāng)今大的并行計(jì)算機(jī)中。他有著多年在工業(yè)界和學(xué)術(shù)界工作的經(jīng)驗(yàn)，曾供職于貝爾實(shí)驗(yàn)室、加州理工學(xué)院和MIT，還曾為Digital Equipment,、Cray Research 和Intel公司的咨詢顧問(wèn)。他是美國(guó)國(guó)家工程院院士，IEEE、ACM和AAAS（美國(guó)藝術(shù)與科學(xué)學(xué)院）的Fellow。他還曾獲得多項(xiàng)榮譽(yù)，包括ACM Eckert-Mauchly 獎(jiǎng), IEEE Seymour Cray獎(jiǎng)和ACM Maurice Wilkes獎(jiǎng)。他已經(jīng)發(fā)表了200多篇論文，擁有75項(xiàng)專利，并是教材《數(shù)字系統(tǒng)工程》和《互連網(wǎng)絡(luò)的原理和實(shí)踐》的作者。R. Curtis Harting是斯坦福大學(xué)博士研究生。他本科畢業(yè)于杜克大學(xué)主修電子和計(jì)算機(jī)工程以及計(jì)算機(jī)科學(xué)。他碩士畢業(yè)于斯坦福大學(xué)。他的主要研究興趣在計(jì)算機(jī)體系結(jié)構(gòu)，關(guān)注并行、高性能和節(jié)能設(shè)計(jì)。
目 錄
出版者的話
推薦語(yǔ)
譯者序
前言
第一部分緒論
第1章 數(shù)字抽象化
1.1數(shù)字信號(hào)
1.2數(shù)字信號(hào)容忍噪聲
1.3數(shù)字信號(hào)表示復(fù)雜數(shù)據(jù)
1-3.1表示一年中的某一天
1.3.2表示減色法
1.4數(shù)字邏輯函數(shù)
1.5數(shù)字電路和系統(tǒng)的Verilog描述
1.6系統(tǒng)中的數(shù)字邏輯
小結(jié)
文獻(xiàn)說(shuō)明
習(xí)題
第2章 數(shù)字系統(tǒng)設(shè)計(jì)實(shí)踐
2.1設(shè)計(jì)流程
2.1.1設(shè)計(jì)規(guī)格
2.1.2概念開(kāi)發(fā)與可行性
2.1.3劃分與詳細(xì)設(shè)計(jì)
2.1.4驗(yàn)證
2.2數(shù)字系統(tǒng)由芯片和電路板構(gòu)建
2.3計(jì)算機(jī)輔助設(shè)計(jì)工具
2.4摩爾定律和數(shù)字系統(tǒng)演變
小結(jié)
文獻(xiàn)說(shuō)明
習(xí)題
第二部分組合邏輯
第3章 布爾代數(shù)
3.1公理
3.2性質(zhì)
3.3對(duì)偶函數(shù)
3.4標(biāo)準(zhǔn)形式
3.5從公式到門電路
3.6用Verilog描述布爾表達(dá)式
小結(jié)
文獻(xiàn)說(shuō)明
習(xí)題
第4章 CMOS邏輯電路
4.1開(kāi)關(guān)邏輯
4.2 MOS晶體管的開(kāi)關(guān)模型
4.3 CMOS門電路
4.3.1基本的CMOS門電路
4.3.2反相器、與非門、或非門
4.3.3復(fù)雜門
4.3.4三態(tài)電路
4.3.5應(yīng)避免使用的電路
小結(jié)
文獻(xiàn)說(shuō)明
習(xí)題
第5章 CMOS電路的延遲和功耗
5.1 靜態(tài)CMOS門的延遲
5.2扇出和驅(qū)動(dòng)大電容負(fù)載
5.3扇入和邏輯功效
5.4延遲計(jì)算
5.5延遲優(yōu)化
5.6連線延遲
5.7 CMOS電路的功率損耗
5.7.1動(dòng)態(tài)功耗
5.7.2靜態(tài)功耗
5.7.3功率調(diào)節(jié)
小結(jié)
文獻(xiàn)說(shuō)明
習(xí)題
第6章 組合邏輯設(shè)計(jì)
6.1組合邏輯
6.2閉合
6.3真值表、小項(xiàng)和標(biāo)準(zhǔn)形式
第三部分算術(shù)電路
第四部分同步時(shí)序邏輯
第五部分實(shí)用設(shè)計(jì)
第六部分系統(tǒng)設(shè)計(jì)
第七部分異步邏輯
附錄參考文獻(xiàn)