十年前，當(dāng)我第一次開始為一家 FPGA 公司工作時(shí)，我驚訝地發(fā)現(xiàn)這些部件需要紛繁復(fù)雜的電源軌。我從來沒有遇到過需要五到十個(gè)甚至更多電源軌的芯片。即使在過去的 PMOS 時(shí)代，芯片也只需要三個(gè)電源電壓，而在幸運(yùn)的最近幾十年里，5 伏的電源電壓就足夠了。不知何故，有人允許 FPGA 設(shè)計(jì)人員滿足他們的過度電源要求。這種令人不快的特性并不是某個(gè)供應(yīng)商的 FPGA 獨(dú)有的。如今，除了最古老和最簡(jiǎn)單的 FPGA 之外，幾乎所有的 FPGA 都是這樣的。
多年來，F(xiàn)PGA 供應(yīng)商一直與電源管理 IC （PMIC） 芯片制造商合作開發(fā)電源子系統(tǒng)參考設(shè)計(jì)，為他們的 FPGA 提供所有需要的電源軌。您可能已經(jīng)注意到，F(xiàn)PGA 供應(yīng)商傾向于選擇與其共享分銷商的 PMIC 供應(yīng)商，因此如果您更喜歡來自另外一個(gè)供應(yīng)商的 FPGA，并且大多數(shù)工程師都支持此FPGA，那么很有可能 由于EDA工具鎖定，您可能找不到基于首選 PMIC 供應(yīng)商芯片的FPGA 電源子系統(tǒng)參考設(shè)計(jì)。如果您使用來自多個(gè)供應(yīng)商的 FPGA，您可能無法使用相同的 PMIC 為不同品牌的 FPGA 供電，至少不能使用供應(yīng)商的參考設(shè)計(jì)。 您可能需要設(shè)計(jì)自己的電源子系統(tǒng)或請(qǐng)您最喜歡的 PMIC 供應(yīng)商為您設(shè)計(jì)一些東西。
現(xiàn)在，還有另一種選擇。它來自一家快速發(fā)展的可編程模擬半導(dǎo)體公司安普芯源（ AnDAPT,這就是公司名稱的大寫方式）。AnDAPT 由 Kapil Shankar 創(chuàng)立，他曾創(chuàng)立并擔(dān)任 FPGA 供應(yīng)商 SiliconBlue 的首席執(zhí)行官。（Shankar 顯然喜歡大寫怪異的公司名稱。） LatTIce Semiconductor 最終收購了 SiliconBlue，而 Shankar 的新企業(yè) AnDAPT 專注于可編程模擬 IC。
AnDAPT的目標(biāo)之一是為市場(chǎng)上主要 FPGA 供應(yīng)商提供FPGA 電源解決方案。AnDAPT 的自適應(yīng)多軌電源平臺(tái) （AmP） PMIC 是基于 SRAM 的可編程電源芯片，此架構(gòu)是為 FPGA提供紛繁復(fù)雜電源軌的門票。AmP PMIC 在其可編程模擬結(jié)構(gòu)中包含可編程電源開關(guān)和線性穩(wěn)壓器以及模擬比較器、放大器和功率 FET。它們還在數(shù)字結(jié)構(gòu)中包含一些可編程邏輯，其中包括更熟悉的 LUT 和 RAM，用于制定決策和排序。
如上所述，現(xiàn)代 FPGA 需要多個(gè)電源軌。其中一些電源軌必須提供高電流（數(shù)十安培），而另一些則需要相對(duì)較低的電流。高電流電源軌通常實(shí)現(xiàn)為開關(guān)電源，以提高效率，而低電流電源軌通常采用線性通路穩(wěn)壓器，以降低成本和簡(jiǎn)單性。因此，在為 FPGA 設(shè)計(jì)電源子系統(tǒng)時(shí)，需要處理多種電壓和電源電流。
例如，下面是 AMD-Xilinx Zynq UltraScale+ MPSoC 所需的電源圖，這是一種將 FPGA 與基于處理器的 SoC 相結(jié)合的 SoC：
如圖所示，Zynq UltraScale+ MPSoC 需要 10 個(gè)獨(dú)特的電源軌，顯示為編號(hào)為 1 到 10 的時(shí)序。顯然，為 Zynq UltraScale+ MPSoC 等設(shè)備供電的相關(guān)復(fù)雜性超出了所需的電壓和電流。電源軌必須在系統(tǒng)上電時(shí)以正確的順序和正確的時(shí)序初始化，并且在電源關(guān)閉時(shí)也可能需要正確排序。違反電源軌排序和時(shí)序規(guī)范可能會(huì)損壞這類芯片。這意味著為這些類型的芯片設(shè)計(jì)電源子系統(tǒng)部分是模擬電路，部分是數(shù)字電路。
公正地說，所有 FPGA 供應(yīng)商都意識(shí)到他們已經(jīng)將電源設(shè)計(jì)挑戰(zhàn)置于想要使用 FPGA 的系統(tǒng)開發(fā)人員的膝上，并且他們與 PMIC 供應(yīng)商合作開發(fā)了滿足要求的固定電源子系統(tǒng)設(shè)計(jì)他們的可編程邏輯器件。根據(jù) AnDAPT 的首席執(zhí)行官 Bill McLean 的說法，F(xiàn)PGA 供應(yīng)商在為從 5 伏輸入運(yùn)行的電源子系統(tǒng)開發(fā)基于 PMIC 的解決方案方面做得非常好。
然而，一些基于 FPGA 的系統(tǒng)設(shè)計(jì)使用 12 伏電源輸入，而 AnDAPT 發(fā)現(xiàn)現(xiàn)有的基于 PMIC 的解決方案無法很好地滿足這一需求。AnDAPT已決定要在這個(gè) 12 伏的輸入市場(chǎng)上占有一席之地。為此，AnDAPT 為來自 AMD-Xilinx 和 Microchip 的越來越多的可編程邏輯器件開發(fā)了固定電源子系統(tǒng)設(shè)計(jì)。
例如，AnDAPT為 Zynq UltraScale+ MPSoC 設(shè)計(jì)了一個(gè)使用AmP芯片的兩芯片電源子系統(tǒng)設(shè)計(jì)，如下表所示：
用于此電源子系統(tǒng)設(shè)計(jì)的兩個(gè) AmP PMIC（在表的最后一列中標(biāo)記為 ARD_X_ZUM_C1_IC1 和 ARD_X_ZUM_C1_IC2）是相同的基本 AmP 器件，但它們的固件不同以生成不同的電源軌。PMIC 配置發(fā)生在上電期間，就像其他基于 SRAM 的可編程邏輯器件一樣。AmP PMIC 通過 SPI（串行外設(shè)接口）端口加載其配置，或者充當(dāng) SPI 主機(jī)并從串行 EEPROM 加載配置比特流，或者充電SPI從機(jī)接受來自外部控制器的配置比特流。
上表沒有顯示的是，這些基于 AmP PMIC 的電源子系統(tǒng)設(shè)計(jì)還需要外部電感器、電容器和二極管。但是，您期望這是因?yàn)檫@些功率組件不容易集成到芯片中。使用其他供應(yīng)商的大多數(shù) PMIC 時(shí)，情況大致相同。AnDAPT 的固定電源子系統(tǒng)設(shè)計(jì)及其設(shè)計(jì)工具為這些外部組件提供規(guī)范，作為工具生成的可下載設(shè)計(jì)文件包的一部分。
為了開拓這個(gè) 12 伏輸入的電源市場(chǎng)，AnDAPT 已經(jīng)為幾個(gè) AMD-Xilinx 和 Microchip FPGA 開發(fā)了參考電源子系統(tǒng)設(shè)計(jì)。涵蓋的 AMD-Xilinx FPGA 包括 Zynq UltraScale+ MPSoC 和 RFSoC 系列，以及最初的 Zynq-7000 SoC 系列；Kintex UltraScale+、UltraScale 和 Kintex-7 FPGA 系列；以及 ArTIx UltraScale+ 和 ArTIx-7 FPGA 系列。AnDAPT 還為 Microchip PolarFire FPGA 開發(fā)了參考設(shè)計(jì)。
您可以使用 AnDAPT 的基于 Web 的 EDA 工具修改這些電源子系統(tǒng)設(shè)計(jì)或從頭開始創(chuàng)建自己的設(shè)計(jì)。這些工具采用簡(jiǎn)單的圖形化拖放式用戶界面，并且根據(jù)我在 AnDAPT 網(wǎng)站上觀看的演示視頻，您可以使用這些工具設(shè)計(jì)一個(gè)電源子系統(tǒng)，所需時(shí)間比吃午飯還短， 并且不需要知道 Verilog 或 VHDL。
因此，如果您的設(shè)計(jì)需要多個(gè)從 12 伏輸入的電源運(yùn)行的精密電源子系統(tǒng)，并且您沒有手邊的解決方案，您可能想看看 AnDAPT 的 AmP PMIC。
引用：
Powering FPGAs is a Giant Hassle. Here's Some Help. AnDAPT Targets a Small Power IC Niche for its Programmable PMICs----by Steven Leibson
更多信息可以來這里獲取==>>電子技術(shù)應(yīng)用-AET<<
