三星電子官宣，基于3nm全環繞柵極（Gate-All-Around，簡稱 GAA）制程工藝節點的芯片已經開始于韓國華城工廠初步生產。這也意味著，三星搶先臺積電成為全球首家實現3nm芯片量產的公司，以先發優勢率先拿下3nm芯片市場。
三星電子表示，其3nm芯片在全球范圍內首次采用了MBCFET（Multi-Bridge-Channel，多橋通道晶體管）技術，突破了FinFET技術的性能限制。該技術基于GAA晶體管架構，通過降低工作電壓水平并增加驅動電流，有效提高了芯片性能及能耗比。
相較于三星5nm工藝而言，采用GAA晶體管的3nm工藝，在性能上提高了23%，功耗降低了45%，芯片面積減少16%。除了應用于高性能、低功耗計算領域，三星電子還計劃將3nm工藝擴展至移動處理器領域。
三星電子高管展示3nm半導體晶圓（圖源：三星電子）
搶占3nm先發優勢，或已有客戶導入
超越臺積電、成為全球代工市場龍頭，是三星一直以來的目標。在先進制程的演進過程中，臺積電始終領先三星一步，搶占更多市場資源。
為了趕超臺積電，三星不斷加大資本支出，2021年三星芯片業務資本支出超過360億美元，超越臺積電同年度的投資規模。而在先進制程的研發方面，三星的戰略布局也略顯激進。
早在2019年，三星便將3nm工藝節點納入其半導體路線圖中，并計劃于2021年提供首批樣品，2022年正式量產。而在去年7月，在2021年國產IP與定制芯片生產大會上，三星電子公開了下一代芯片代工制程規劃，即3nm制程將于2023年投產。
對此，三星回應稱，三星3nm工藝節點將分為3GAE和3GAP兩個版本，前者將于2022年如期量產，后者將于2023年大規模量產。
圖源：IC Insights
今年早些時候，三星被曝出“良率造假”，正深入調查資金流向及產量報告等問題，重點關注5nm至3nm良率。受此影響，三星晶圓代工的主要客戶正在流失，高通、英偉達等客戶紛紛轉單臺積電。
在7nm與5nm節點上的落后，讓三星對3nm工藝制程寄予厚望。此次，三星率先宣布3nm生產計劃，一定程度上搶占了3nm芯片市場先發優勢，這也是三星超越臺積電的一次重大押注。
據韓媒TheElec 28日報道，三星電子3nm工藝將于本周開始試生產，中國比特幣挖礦芯片公司PanSemi（上海磐矽半導體）或為首批客戶，也有消息稱高通也已預定3nm工藝芯片代工訂單。
3nm之爭，GAAFET還是FinFET？
回到工藝制程本身，三星自3nm節點開始放棄了FinFET工藝，率先轉向了GAA晶體管工藝。而從各家公布的路線來看，臺積電在3nm工藝制程上仍然基于FinFET工藝，預計到2nm工藝節點才開始轉向GAA工藝，而英特爾則計劃在Intel 20A工藝改用GAA晶體管（英特爾稱RibbonFET晶體管）。
與傳統FinFET相比，GAAFET采用納米線溝道設計，柵極可以完全包裹溝道外輪廓，因而對溝道控制性更好。GAAFET晶體管擁有更好的靜電特性，且能以更低的功耗實現更好的開關效果。
根據源極與漏極間通道的長寬比不同，GAAFET晶體管又分為納米線結構和納米片結構。三星3nm工藝采用了后一種多層堆疊納米片的GAA結構，并將其定義為MBCFET。
三星晶體管結構路線圖（圖源：三星電子）
三星3nm MBCFET技術在設計上具有高度靈活性，可調整納米晶體管的通道寬度，從而優化功耗和性能，滿足客戶多元需求。GAA技術的這種設計靈活性有助于設計技術協同優化，提高芯片功耗、性能、面積（PPA）優勢。
同時，三星也提及3nm設計基礎設施與服務的重要性。為此，自2021年第三季度以來，三星電子協同ANSYS、楷登電子、西門子和新思科技等SAFE（三星先進晶圓代工生態系統）合作伙伴，共同打造更穩定的設計環境，幫助客戶減少設計、驗證和批準過程所需時間，提供產品可靠性。
先進制程競爭白熱化
隨著先進工藝節點不斷演進，芯片的性能、功耗及成本越來越難以平衡，芯片制造難度也翻倍增長。在三星3nm工藝制程宣布生產之后，芯片制造領域市場的競爭將趨于白熱化。預計臺積電與英特爾將會加速先進制程的研發工作，進一步加大投資與產能建設，以搶奪市場領先優勢。
在2nm工藝制程方面，臺積電與三星也你爭我趕，不肯落后一步。6月中旬，據臺積電披露，到2024年，臺積電將導入ASML高數值孔徑極紫外光刻機，用于生產GAAFET架構的2nm芯片，預計2025年開始量產。而Business Korea報告顯示，三星也將于2025年大規模生產基于GAA的2nm芯片。
在3nm工藝制程上，三星以先發優勢暫且領先臺積電。顯然，三星本次的官宣也將為其提振市場信心，彌補此前因良率問題造成的客戶信任危機。然而，三星真正實現超越臺積電，還要看其3nm芯片實際的良率、性能及功耗水平。
