IEEE Symposium on VLSI Technology and Circuits（超大規模集成工藝與電路大會）是全球半導體行業與ISSCC齊名的最重要會議，每年都會有來自半導體業界和學術界最頂尖的研究成果發表，從這些研究成果中也可以看到全球半導體行業的發展。今年的VLSI會議剛剛于上周落下帷幕，本文將給大家帶來這屆會議上的亮點總結。
Nvidia：AI與高性能計算是兩大主題
Nvidia作為數據中心和人工智能領域領跑的公司，事實上在VLSI這類集成電路相關的會議上發表論文并不多，而關于其人工智能芯片的對應技術發表就更少了。而這次VLSI會議上，Nvidia則是發表了兩篇論文，其中一篇正是和人工智能相關，這也就成為了大眾關注的熱點。
這篇Nvidia發表的人工智能加速芯片相關的論文標題為“A 17-95.6 TOPS/W Deep Learning Inference Accelerator with Per-Vector Scaled 4- bit Quantization for Transformers in 5nm”，其主要內容是討論了如何針對下一代神經網絡模型（即Transformer）做推理相關的優化。人工智能領域，在以卷積神經網絡為代表的模型占據主流地位十多年之后，下一代的神經模型網絡即Transformer正在自然語言處理、圖像識別等任務上顯示出重要的潛力，有望在性能上超過卷積神經網絡——事實上在自然語言處理領域，Transformer已經是標準的神經網絡模型了。同時，Transformer的計算量很大，也對推理加速芯片提出了新的要求。而在AI芯片推理加速領域，針對Transformer做優化的工作并不如當年針對卷積神經網絡這么多，主要原因是卷積神經網絡中可以通過各種數據復用技術來實現相當高的效率提升，但是在Transformer模型上這些技術并不是很有用。
在Nvidia發表的這篇論文中，我們看到了Nvidia在這方面的研發思路，就是軟硬件結合。在神經網絡加速芯片領域，一直有兩種思路，第一種是走純硬件優化的道路，即完全通過數據流和電路的優化，在完全不更改模型的情況下來實現計算的加速，這樣的優化最后得到的模型輸出理論上應該和原模型數學上完全等價，同時對于設計者來說也無需理解模型的訓練和設計過程，只需懂硬件執行即可。另一條道路則是軟硬件協同設計，即在設計加速芯片的同時也對模型做一定程度的更改，在對模型不產生重大精度損失的前提下讓模型對于硬件更有友好。這也就需要設計團隊同時能精通模型和硬件，即對于團隊有更高的要求。Nvidia的這篇論文走的就是后者，其主要的優化在于首先對于Transformer做激進的量化，把計算精度減少到4比特，從而大大減少對于內存的壓力，也減少計算通路的面積以及能量消耗。另一個重要優化則是算符的優化，把本來硬件開銷很大的softmax操作用對于硬件較為友好的近似形式來取代，從而大大減少了開銷。通過這樣的軟硬件協同設計，尤其是擁有強大的算法團隊，該Transformer加速芯片可以實現極高的能效比（95.6 TOPS/W），同時模型精度與原來的模型幾乎一致。
值得注意的是，在Nvidia下一代GPU Hopper架構中，這樣的Transformer專屬加速模塊也是一個重要的新特性。我們認為Nvidia在這篇論文中發表的優化手段很有可能已經在Hopper系列GPU中產品化。
除了這篇關于Transformer的加速芯片論文之外，Nvidia另一篇論文是關于超高速數據互聯電路，題為“A 0.297-pJ/bit 50.4-Gb/s/wire Inverter-Based Short-Reach Simultaneous Bidirectional Transceiver for Die-to-Die Interface in 5nm CMOS”，其主要是針對在Silicon Interposer上的短距離超高速數據互聯，可以實現同時雙向數據互傳。該論文也和Nvidia在高級封裝領域的一貫投入相吻合，主要針對的是使用高級封裝技術來實現計算的可擴展性，從而為高性能計算的性能提升鋪平道路。
Intel：下一代半導體工藝與封裝技術
Intel在這次VLSI 2022會議上最大的亮點無疑是公布了下一代工藝Intel 4的細節（論文標題為“Intel 4 CMOS Technology Featuring Advanced FinFET Transistors optimized for High Density and High-Performance Computing”）。Intel 4將會是Intel第一個使用EUV技術的工藝節點，而根據Intel公布的數據，使用EUV也為Intel 4帶來了顯著的提升，例如Intel 4的工藝步驟大大減少，光罩數量相對上一代Intel 7下降了20%（這也表示大大降低了成本），同時Intel也表示EUV帶來了良率的提升（應當與工藝步驟減少相關）。
在集成度方面，Intel對于Intel 4的數字是集成度相當于Intel 7提升兩倍，具體來說Fin之間的間距較少了12%，底層金屬間距減少了25%，標準單元的高度降低了41%，從面積上來說則是標準單元的面積減少了50%。當然這主要是針對邏輯單元來說，SRAM的集成度提升在25%左右，并不到兩倍。
在性能方面，Intel 4相對上一代工藝Intel 7在相同功耗的情況下可以把性能（時鐘頻率）提高22%，而在相同時鐘頻率的情況下則可以把功耗減少40%。這樣的性能提升是一個很不錯的數字，我們認為結合其集成度方面的提升，Intel 4是一個值得期待的工藝節點。有意思的是，Intel同時在本屆VLSI會議上發表了一款使用Intel 4工藝的芯片，論文題為“An 8-core RISC-V Processor with Compute near Last Level Cache in Intel 4 CMOS”，這里也可以看到Intel在RISC-V領域的投入，把最新的RISC-V生態搭配其最新的Intel 4工藝，可望在未來實現Intel在處理器領域的新戰略布局。除了RISC-V CPU之外，Intel還在本屆VLSI會議上發布了一系列使用Intel 4工藝的電路，包括AES加密引擎，SRAM IP和溫度傳感器等等。
除了下一代半導體工藝之外，Intel在VLSI 2022上最值得注意的成果是下一代封裝技術。相關方面有兩篇論文，一篇是使用光互連接口的FPGA，該研究成果把FPGA和光通信PHY使用芯片粒技術封裝在一起，從而可以實現5.12Tbps的超高速芯片間互聯，有機會能成為芯片粒之間超高帶寬數據互聯的新范式。除此之外，另一篇Intel的論文討論了一個高級封裝系統中的重要部分即電源管理，在該論文中Intel提出了一種專門為TSV 3D封裝系統設計的buck電源管理系統，通過利用高級封裝技術（如把電感集成在封裝里面）大大提升了電源輸出的性能。從這些論文我們也可以看到Intel在高級封裝技術領域的投入，未來可望會成為和半導體工藝一起成為Intel的新技術引擎。
三星：多條戰線全面布局
與Nvidia專注于人工智能和高性能計算，Intel主打下一代半導體工藝和高級封裝不同，三星在本屆VLSI會議上發表的研究成果可謂是契合其一向的戰略，即各條戰線全面布局。
首先，三星仍然以存儲器為投入最大的方向。在下一代DRAM的競爭中，三星一直處于領先的地位，在之前就宣布要率先發布HBM3接口的DRAM，而這次在VLSI 2022上，三星就發布了相關的研究成果，基于其最新一代10nm DRAM技術，結合TSV 3D封裝和優化過的糾錯碼技術（ECC），其16 GB DRAM在HBM3接口上實現了1024 GB/s的超高帶寬，而這篇論文也可以看作是三星在內存領域對其能力的一次展示。
除了DRAM之外，三星還在嵌入式Flash、先進工藝的標準單元設計、圖像傳感器、無線收發機、LiDAR等領域有研究成果發表，由此充分可見其在半導體領域多中心戰略。
中國大陸：不可忽視的力量
隨著中國大陸半導體行業的發展，本屆VLSI大會上來自中國大陸的論文數量不容忽視。其中，最值得關注的是華為和中科院聯合完成的使用IGZO器件作為下一代DRAM的研究論文，標題為“Vertical Channel-All-Around (CAA) IGZO FET less than 50nm CD with High Read Current of 32.8μA/μm (Vth +1V), Well-Performed Thermal Stability up to 120°C for Low Latency, High-Density 2T0C 3D DRAM Application”。該論文使用了垂直channel-all-around技術，可以實現超高集成度（有源面積小于50x50nm2），且具有很高的導通電流密度和非常好的亞閾值關斷特性。該研究將為下一代高密度、高性能3D DRAM鋪平道路。該論文也登上了VLSI 2022亮點論文的列表，表示該研究獲得了半導體業界的高度肯定。事實上，在IGZO領域中國大陸已經走在了領先的位置；在IGZO總共五篇論文中，來自中國大陸的論文有三篇。除了前述的華為和中科院合作的IGZO DRAM論文外，另有一篇中科院和華為合作關于IGZO DRAM器件中TZI和BTI效應建模的論文，以及一篇由中科院獨立研發使用了雙柵極結構把IGZO晶體管溝道長度縮短至30nm并實現極佳器件性能（其中跨導和DIBL都打破了目前的世界記錄）。另外，中科院在用于人工智能的新存儲器領域也有很大收獲，有兩篇相關的基于新存儲器件的論文發表。除了中科院之外，中國大陸還有北大、清華、浙大、華東師范大學等來自高校的論文在本屆VLSI上發表。
除了科研單位之外，中國半導體業界這次也有不少論文在VLSI大會發表。除了前述來自華為的論文之外，還有來自睿科微的論文“Highly Reliable 40nm Embedded Dual-Interface-Switching RRAM Technology for Display Driver IC Applications”。該論文主要提出了一種使用RRAM來取代傳統SRAM來完成AMOLED屏幕中實現屏幕矯正（demura），從而實現比傳統SRAM更低的成本，更高的性能和更好的能效比。睿科微是兆易創新和RAMBUS在合肥建立的合資公司，致力于將RRAM技術商業化，而這次在VLSI大會上發表的論文則顯示睿科微在這個技術方向上有了長足的發展，實現了重要的里程碑。
綜合來看，中國大陸無論是高校還是業界都在本屆VLSI大會上發表了高質量的論文，這也是中國大陸半導體行業發展的重要標志。