正如我們最近幾個月看到的那樣，世界正遭受芯片嚴重短缺的困擾，這影響了許多行業，主要是高度依賴該技術的汽車行業。這種稀缺性的原因之一是世界上很少有制造商能夠制造我們所謂的最先進芯片。這主要是由于制造這種芯片所涉及的異常復雜。在本文中，我解釋了這種復雜性的一個因素：需要將數十億個晶體管正確連接在一起。大小與病毒相似。你會發現這件事幾乎是科幻小說。

　　我們必須知道的第一條信息是尖端芯片中有多少晶體管。根據制造商的不同，該數字可以放置在每平方毫米芯片中大約 1 億個晶體管。每當給出這些數字時，就會出現一個明顯的問題：為什么我們想要越來越多的晶體管？在給定區域內擁有更多晶體管意味著，除其他原因外，可以在芯片中添加更多功能而無需擴大其尺寸。

　　微電子行業從一開始就習慣了我們認為進步不會停止，沒有限制，當困難出現時，它們會很容易地克服，因為這個行業的本性是找到越來越令人驚訝和富有想象力的解決方案。但現在我們真的快到了極限，因為“它們的納米已經用完了”。當跨越 <1 nm 的障礙時，行業將何去何從？這個問題非常關鍵，并且有一個“陰影”即將成為真正的瓶頸：經過審查的數十億個晶體管如何相互連接？讓我們看看問題是什么及其可能的解決方案。

　　一、芯片互連問題

　　每個晶體管都有三個端子，所有端子都必須正確連接，以便芯片執行其設計功能。當數量如此龐大時，我們需要幾個“基板”的金屬軌道來實現目標，這是一個真正的挑戰，因為互連軌道必須只連接必要的端子，并且必須與其他連接很好地隔離以避免短路。當晶體管數量關閉時會發生什么？在下圖中可以看到什么，它是具有五個“基板”或金屬化層的芯片的橫截面圖：

　　為了互連如此多的晶體管，我們需要多層互連，其中金屬軌道通過防止短路的絕緣層相互隔離。這就是世界上眾所周知的”多級互連“，這是一種在 IBM 推出時已經生效了 25 年的范式。如您所見，晶體管位于芯片的第一層，”埋沒“在無窮無盡的層中。IBM 引入的一方面是多級，另一方面是替代鋁，用銅連接芯片層，因為這種材料的導電性比鋁好，但電阻降低了 40%，從而提高了每個芯片的性能，因為互連中耗散的功率要小得多，因為它們從下游通過時所呈現的電阻。

　　定義連接晶體管的金屬軌道的方式是使用一種稱為光刻的技術完成的，通過這種技術，定義這些軌道的幾何圖案被轉移到芯片上。絕對主導這個市場的制造商是歐洲的ASML。

　　5nm及以下節點的芯片制造商面臨的問題是：隨著晶體管數量的增加，互連軌道必須變得越來越細，這就是問題的開始：a 金屬軌道對電流通過的阻力越來越大它變得更薄。反過來，如果我們有越來越多的晶體管與越來越細的軌道互連，問題就會失控。我將更詳細地解釋這一點：

　　從本質上講，制造芯片由三個關鍵部分組成：晶體管、端子或”腿“之間的觸點以及與外界的互連：

　　正如我們在上圖中所見，晶體管位于芯片底部

　　晶體管之間的觸點通過不同的層將所有晶體管相互連接。目前的芯片由不少于10層組成，目前最多不超過15層。

　　芯片與外界的互連，即與電腦、手機、GPS等主板的互連。

　　一些數字可以說明最先進芯片幾乎無限的復雜性：其中一種器件的互連總長度約為 30 公里！分布在一個表面上，取決于芯片，范圍為 4-8 cm?。在最先進的節點（5 nm）中，據臺積電稱，該長度可以達到 100 公里。想象這樣的事情并不容易。

　　2. 我們是否再次達到極限？

　　通過減小晶體管的尺寸，它們之間的不同連接層必須更加堅固，它們必須對電流的通過表現出更小的阻力，并且它們的尺寸必須越來越小，這與晶體管尺寸的減小一致。并且這些要求彼此不相容：對電流通過的較低電阻與較小的互連尺寸相矛盾。下邊這張圖片，真實的說明了這一點：

　　通過減小每個晶體管的尺寸，將第一層連接到最后一層需要在層間越來越小的空間中具有相同或更好的導電性和導熱性的新材料。在納米尺度上減少晶體管意味著必須減少所有尺寸：晶體管的尺寸、互連的尺寸等。

　　也就是說，連接越來越小，尤其是將各個層連接在一起的路徑，這增加了正確”填充“它們的難度，這反過來意味著填充它們并因此互連的金屬更少層。，這導致對電流通過的更大阻力，呈螺旋狀，似乎沒有盡頭。銅不再是參考材料，因為以所需的速度和精度傳導電流變得完全不穩定。換句話說，你可以擁有幾納米尺寸的晶體管，但如果它們不能與合適的金屬連接，你就無法制造出沒有電損耗、泄漏或擊穿的芯片，這會引發消耗或直接使其不切實際。

　　目前，鈷或釕似乎是銅的可行替代品，但使用的技術目前未知或未經充分證實。如果有的話，這是微電子行業在未來 2-3 年面臨的又一個挑戰。毫無疑問，這個行業將繼續為我們提供驚喜和想象，就像每次出現新的障礙時一樣。