英特爾于去年年底正式 確認 ，其第 4 代至強可擴展“Sapphire Rapids”處理器將采用封裝 HBM 內存，但該公司從未展示過配備 HBM 的實際 CPU 或透露其 DRAM 配置。在本周早些時候由 IMAPS 主辦的國際微電子研討會上，該公司終于展示了帶有 HBM 的處理器，并確認了其多芯片設計。

　　雖然英特爾 多次確認Sapphire Rapids 處理器將支持 HBM（大概是 HBM2E）和 DDR5 內存，并且無論有沒有 主 DDR5 內存都可以使用 HBM ，但它從未展示過真正配備 HBM 的 CPU，直到本周。

　　事實證明，四個 Sapphire Rapids 小芯片中的每一個都有兩個 HBM 內存堆棧，它們使用兩個 1024 位接口（即 2048 位內存總線）。正式而言，JEDEC 的 HBM2E 規范最高數據傳輸速率為 3.2 GT/s，但去年 SK Hynix 開始批量生產額定運行速度為3.6 GT/s 的16GB 1024 引腳已知良好堆疊芯片 （KGSD）  。

　　如果英特爾選擇使用此類 KGSD，HBM2E 內存將為 Sapphire Rapids CPU 提供高達 3.68 TB/s 的峰值內存帶寬（或每個芯片 921.6 GB/s），但僅適用于 128GB 的內存。相比之下，SPR 的 8 個 DDR5-4800 內存通道支持每個通道一個模塊并提供 307.2 GB/s 的內存，使用三星最近發布的512GB DDR5 RDIMM 模塊可支持至少 4TB 內存 。

　　還值得注意的是配備 HBM 的 Sapphire Rapids 采用大型 BGA 外形，并將直接焊接到主板上。這并不特別令人驚訝，因為英特爾的 LGA4677 外形尺寸非常窄，而且 CPU 的封裝上沒有足夠的空間用于 HBM 堆棧。

　　此外，需要像 HBM 這樣的非常高性能的內存子系統的處理器往往具有以高時鐘工作的內核負載和非常高的 TDP。請記住，HBM 堆棧也很耗電，因此開發一個適合HBM 的插座可能并不容易。因此，看起來配備 HBM 的 SPR 只會提供給特定的客戶（就像英特爾的 Xeon Scalable 9200 CPU，最多 56 個內核）并且主要針對超級計算機。

　　另一件需要注意的事情是圖像上 SPR 小芯片的形狀是矩形而不是 方形 （如 LGA4677 封裝的 Sapphire Rapids 早期圖像）。該圖片的作者說，它來自一張英特爾圖表，“由英特爾員工提供并標記為 SPR，并在口頭上注明為 Sapphire Rapids”。也就是說，看起來支持 HBM 的 Sapphire Rapids CPU 可能具有與常規 SPR 處理器不同的小芯片配置（歸根結底，常規至強可擴展 CPU 不需要占用芯片空間的 HBM 接口）。

　　英特爾的 Sapphire Rapids 處理器將采用一系列新技術，包括 PCIe Gen 5 支持以及用于頂部加速器的 CXL 1.1 協議、支持 DDR5 和 HBM 的混合內存子系統、英特爾的高級矩陣擴展 （AMX） 以及設計的 AVX512_BF16 和 AVX512_VP2INTERSECT 指令用于數據中心和超級計算機工作負載，以及英特爾的數據流加速器 （DSA） 技術。

　　今年早些時候，我們了解到英特爾的 Sapphire Rapids 使用 多芯片封裝 ，芯片之間具有 EMIB 互連，這與其前輩的單片不同。雖然內核數量取決于產量和功率（一些報告表明 SPR 將具有多達 56 個活動內核，但實際小芯片可能攜帶多達 80 個內核），但很明顯第 4 代 Xeon Scalable 將率先使用英特爾最新的封裝技術和設計范例。