如今半導體行業(yè)正在經歷一場復興。5G、自動駕駛、超大規(guī)模計算和工業(yè)物聯網強勁增長，這些趨勢的背后是AI和ML的應用。新的應用和技術間的相互依賴性，正在產生對更強計算、更多功能、更快數據傳輸速度的需求。所以對芯片工作者有一個新的挑戰(zhàn)，那就是下一代芯片的開發(fā)必須更快、更智能。

　　要開發(fā)芯片，必然離不開EDA工具的支持，EDA近幾十年與芯片隨之發(fā)展。上世紀60年代，芯片剛出現的時候，芯片設計需要完全自定義布局，都是手工畫。隨著芯片規(guī)模的不斷擴大，開始將一些流程做成標準單元，通過原理圖網表自動實現。再后來芯片的性能和功能要求不斷增大，就出現了RTL綜合語言。然后就是現在的自動化布局與布線。那么EDA的下一步是什么呢？Cadence給出的答案是：EDA的下一步要進入機器學習的年代。

　　三年磨一劍，EDA裝上AI的引擎

　　三年前，Cadence開始探索將EDA工具走向人工智能。三年后的今天，Cadence交出了滿意的答卷。他們開發(fā)了一個新的工具——Cerebrus。據Cadence數字與簽核事業(yè)部產品工程資深群總監(jiān)劉淼先生的介紹，Cerebrus這個詞來自于拉丁語，是大腦的意思，顧名思義，它會結合一些AI的知識，做類似人腦的行為。

　　Cerebrus是業(yè)界首款完全基于機器學習人工智能引擎的EDA工具，可以擴展數字芯片設計流程并使之自動化。它有三大很關鍵的提升：第一，它是生產力和功耗、性能與尺寸（PPA）層面的革命，也就是芯片性能的革命，基于獨一無二的增強型機器學習，它可以帶來約10倍生產力的提升，還有20%的PPA結果改進。第二，它會帶來全新的RTL-to-GDS全流程自動優(yōu)化，提升設計團隊的工作效率。第三，其大規(guī)模的分布式計算，提供可擴展的本地或基于云的設計探索，實現更快的流程優(yōu)化。

　　Cerebrus的面世標志著 EDA 行業(yè)迎來了一場顛覆性的革新，它代表了PPA和生產力的下一個飛躍，也預示著EDA工具開始進入ML時代。Cerebrus已經超出了普通的EDA工具，它用一種全新的自動學習方式凌駕于其他EDA工具之上，以機器學習為核心的數字芯片設計工具將讓工程團隊有更多機會在項目中發(fā)揮更大的影響力，因為他們可以告別重復性的手動流程。

　　在如何優(yōu)化AI算法的問題上，據劉淼先生解釋，Cadence采取的策略是與產業(yè)合作，比如臺積電，通過工藝線的調整來優(yōu)化模型。除此之外，Cadence擁有大量的數據可以供Cerebrus進行增強型的自學習，通過概率論找到一個最優(yōu)解。

　　Cerebrus 是更廣泛的 Cadence 數字全流程的一部分，可與 Genus? Synthesis Solution 綜合解決方案、Innovus? Implementation System 設計實現系統、Tempus? Timing Signoff Solution 時序簽核解決方案、Joules? RTL Power Solution、Voltus? IC Power Integrity SolutionIC 電源完整性解決方案和 Pegasus? Verification System 各個工具平臺無縫集成合作，為客戶提供快速的設計收斂和更好的可預見性。這款全新工具和更廣泛的設計流程支持Cadence 的智能系統設計（Intelligent System Design?）戰(zhàn)略，該戰(zhàn)略旨在驅動普適智能，實現卓越設計。

　　Cerebrus讓芯片設計走向“共同富裕”

　　就像人類發(fā)展的三部曲一樣，首先要解決溫飽問題，然后再解決小康問題，最后才能走向共同富裕。在芯片設計的輔助上，Cerebrus也有這樣的深層次意義。

　　劉淼先生解釋道，當下半導體人才荒的問題已經是燃眉之急，企業(yè)缺人、搶人是常態(tài)。Cerebrus的出現，正是解決了最基本的問題，其全流程的自動優(yōu)化給很多剛畢業(yè)的學生或者比較缺乏經驗的學生提供了指引，他們可以利用Cerebrus很快解決芯片設計實現的問題。這就解決了芯片設計當中的“溫飽”問題。當然這也特別符合中國現在的需求，中國那么多初創(chuàng)企業(yè)找不到人，但是必須要做，用EDA工具解放人，讓人做更加有意義的事情。

　　芯片不止要設計出來，還要讓芯片做得更好，這就是要解決小康問題，Cerebrus可以幫助工程師做各種各樣的探索，通過探索可以得到最優(yōu)解，不光能夠實現芯片，還可以讓你的芯片性能比別人家好。如下面這個例子，客戶期待在最新CPU實現達到2GHz的速率，Cerebrus的自動布局規(guī)劃能同時優(yōu)化布局規(guī)劃與實現流程，而且它可以在任何方向自動調整，并且調整完了以后，可以再去調用Innovus找到最佳的位置得到很好的結果。最終達到了總失效改進高達83%，漏電功耗降低17%。以此，Cerebrus達到了“小康”的階段。

　　類似的案例還有與瑞薩的合作，Cerebrus憑借其創(chuàng)新的ML能力，搭載Cadence的RTL-to-signoff工具流程，帶來了自動化流程優(yōu)化和布局規(guī)劃優(yōu)化，將設計性能提高10%以上。三星代工廠也已在多個應用中采用了Cerebrus以及Cadence的數字設計實現流程。因為三星觀察到，在一些最關鍵的模塊上，僅用短短幾天時間Cerebrus便使得功耗降低超過8%，而過去通過人工操作需要數月才能實現 。此外，三星正在使用Cerebrus進行自動布局規(guī)劃電源分配網絡選型，這使最終設計時序提高50%以上。由于Cerebrus和數字化實現流程提供了更卓越的PPA結果和顯著的生產力提升，該解決方案已成為三星DTCO計劃的寶貴補充。

　　劉淼先生很客觀的表示，Cerebrus或許能解決80%的問題，但剩下20%的工作仍需要人來完成，共同富裕是可望不可及的，需要我們全人類共同努力。Cerebrus的意義是將人類從繁瑣的工作中解放出來，來思考那20%更有價值的工作，例如芯片堆疊、芯片架構等難度更大的工作。

　　關于未來Cerebrus的發(fā)展，劉淼先生也透露到：“要讓現有的模型做的更加準，概率論的精度問題也是我們一直努力的方向。再就是會根據不同的芯片和工藝來自己構建模型庫，這些模型與客戶沒有強相關。”

　　結語

　　回看Cadence三十多年的發(fā)展歷程，從最開始的追求芯片卓越設計，到2000年以后在系統層面的創(chuàng)新，到現在以AI為引擎的Cerberus的出現，Cadence一直在與時俱進，迎合客戶的發(fā)展方向。