中國科學技術大學國家示范性微電子學院教授程林教授課題組在全集成隔離電源芯片設計領域取得重要成果。該研究提出的架構通過在單個玻璃襯底上利用三層再布線層（RDL）實現了高性能微型變壓器的繞制，并完成與發(fā)射和接收芯片的互聯，有效地提高了芯片轉換效率和功率密度……

　　近日據中國科學技術大學官網報道，該校國家示范性微電子學院教授程林教授課題組在全集成隔離電源芯片設計領域取得重要成果。

　　該研究提出了一種基于玻璃扇出型晶圓級封裝（FOWLP）的全集成隔離電源芯片。所提出的架構通過在單個玻璃襯底上利用三層再布線層（RDL）實現了高性能微型變壓器的繞制，并完成與發(fā)射和接收芯片的互聯，有效地提高了芯片轉換效率和功率密度，為今后隔離電源芯片的設計提供新的解決方案。

　　2月18日，相關研究成果以A 1.25W 46.5%-Peak-Efficiency Transformer-in-Package Isolated DC-DC Converter Using Glass-Based Fan-Out Wafer-Level Packaging Achieving 50mW/mm2 Power Density為題，發(fā)表在集成電路設計領域最高級別會議國際固態(tài)電路會議（IEEE International Solid-State Circuits Conference，簡稱ISSCC）上，該成果被選入在該會議上進行DEMO演示。

　　隔離電源芯片對于在惡劣的工業(yè)環(huán)境中保證系統的安全和可靠性具有重要作用。近年來，在一些尺寸和成本受限的應用中，如何高效地在相互隔離的兩個地之間傳輸數百毫瓦的功率是當前面臨的主要挑戰(zhàn)，得到學術界和工業(yè)界的高度關注。

　　與傳統隔離電源芯片相比，該研究利用先進的玻璃扇出型晶圓級封裝技術，將接收和發(fā)射芯片通過封裝上可再布線層制成的微型變壓器進行互聯封裝，不需要額外的變壓器芯片，克服了現有芯片設計中需要三顆甚至四顆芯片的缺點從而提高了隔離電源的轉換效率和功率密度。

　　此外，該研究還提出了一種采用可變電容的功率管柵極電壓控制技術，實現了在更寬的電源電壓范圍下，控制柵極峰值電壓使其保持在最佳的安全電壓范圍，而無須采用特殊厚柵氧工藝的功率管，實現更高的效率和降低成本。

　　測試結果表明，該隔離電源芯片實現了46.5%的峰值轉換效率和最大1.25W的輸出功率，且最終的封裝尺寸僅有5mm×5mm，在目前所報道的無磁芯隔離電源芯片中效率和功率密度均為最高。

　　中國科大微電子學院博士后潘東方為論文第一作者，程林為論文通訊作者，這是中國科大首次以第一作者單位在ISSCC上發(fā)表論文。研究工作得到國家自然科學基金委員會、科技部和中科院等的資助。

　　圖1. 論文中提出的全集成隔離電源芯片解決方案（圖自：中國科學技術大學官網）

　　圖2.隔離電源系統封裝和芯片照片（圖自：中國科學技術大學官網）

　　國際固態(tài)電路會議（ISSCC）創(chuàng)建于1953年，是國際上最尖端芯片技術發(fā)表之地，每年大約有200篇論文入選。由于國際固態(tài)電路會議在學術和產業(yè)界受到極大關注，也被稱為集成電路設計領域的“奧林匹克大會”。程林教授課題組的相關成果以論文形式在該會議上發(fā)表，并進行演示。這是中國科大首次以第一作者單位在該會議上發(fā)表論文。