電路設計軟件的作用大家都知道，如果缺少電路設計軟件，電路設計工作將難以進行。目前市場上存在幾款主流電路設計軟件，其中protel電路設計軟件更為受用。為幫助大家使用這款電路設計軟件，本文將對protel相關難點進行解答。

    問：pcb里面的3d功能對硬件有何要求?

    答：需要支持opengl。

    問：protel的pld功能好像不支持流行的hdl語言?

    答：protel pld使用的cupl語言，也是一種hdl語言。下一版本可以直接用vhdl語言輸入。

    問：protel dxp的自動布線效果是否可以達到原accel的水平?

    答：有過之而無不及。

    問：可不可以做不對稱焊盤?拖動布線時相連的線保持原來的角度一起拖動?

    答：可以做不對稱焊盤。拖動布線時相連的線不能直接保持原來的角度一起拖動。

    問：請問當protel發揮到及至時，是否能達到高端eda軟件同樣的效果?

    答：視設計而定。

    問：protel里用的hdl是普通的vhdl?

    答：protel pld不是，protel fpga是。

    問：補淚滴后再鋪銅，有時鋪出來的網格會殘缺，怎么辦?

    答：那是因為你在補淚滴時設置了熱隔離帶原因，你只需要注意安全間距與熱隔離帶方式。也可以用修補的辦法。

    問：如何將一段圓弧進行幾等分?

    答：利用常規的幾何知識，eda只是工具。

    問：即將發布的新版protel會增加什么功能?價格大體是多少?

    答：增加的功能達幾十項，價格也會相應提高。

    問：在同一條導線上，怎樣讓它不同部分寬度不一樣，而且顯得連續美觀?

    答：不能自動完成，可以利用編輯技巧實現。

    問：protel99se6自動布線后，在集成塊的引腳附近會出現雜亂的走線，像毛刺一般，有時甚至是三角形的走線，需要進行大量手工修正，這種問題怎么避免?

    答：合理設置元件網格，再次優化走線。

    問：用protel畫圖，反復修改后，發現文件體積非常大(虛腫)，導出后再導入就小了許多。為什么??有其他辦法為文件瘦身嗎?

    答：其實那時因為protel的鋪銅是線條組成的原因造成的，因知識產權問題，不能使用pads里的“灌水”功能，但它有它的好處，就是可以自動刪除“死銅”。致與文件大，你用winzip壓縮一下就很小。不會影響你的文件發送。

    問：畫原理圖時，如何元件的引腳次序?

    答：原理圖建庫時，有強大的檢查功能，可以檢查序號，重復，缺漏等。也可以使用陣列排放的功能，一次性放置規律性的引腳。

    問：如何免費獲取以前的原理圖庫和pcb庫?

    答：可從protel官網下載。

    問：還想請教一下99se中橢圓型焊盤如何制作?放置連續焊盤的方法不可取，線路板廠家不樂意。可否在下一版中加入這個設置項?

    答：在建庫元件時，可以利用非焊盤的圖素形成所要的焊盤形狀。在進行pcb設計時使其具有相同網絡屬性，可向protel公司建議。

    問：如何制作一個孔為2*4mm，外徑為6mm的焊盤?

    答：在機械層標注方孔尺寸，與制版商溝通具體要求。

    問：請問，在protel中好像沒有TI公司的tms320系列，如何畫?

    答：利用建庫工具，直接畫，并不復雜。

    問：protel 中的pld功能如何使用?

    答：在軟件的用戶手冊中有詳細的描述。

    問：protel仿真可進行原理性論證，如有詳細模型可以得到好的結果?

    答：protel仿真完全兼容spice模型，可以從器件廠商處獲得免費spice模型，進行仿真。protel也提供建模方法，具有專業仿真知識，可建立有效的模型。

    問：如何編輯網絡表文件?

    答：protel99se有專門的net編輯對話框。

    問：為何鋪銅，文件哪么大?有何方法?

    答：鋪銅數據量大可以理解，但如果過大，可能是您的設置不太科學。

    問：有什么辦法讓原理圖的圖形符號可以縮放嗎?

    答：不可以。

    問：請問信號完整性分析的資料在什么地方購買 ?

    答：protel軟件配有詳細的信號完整性分析手冊。

    問：請教鋪銅的原則?

    答：鋪銅一般應該在你的安全間距的2倍以上，這是layout的常規知識。

    問：請問potel dxp在自動布局方面有無改進?導入封裝時能否根據原理圖的布局自動排開?

    答：pcb布局與原理圖布局沒有一定的內在必然聯系，故此，potel dxp在自動布局時不會根據原理圖的布局自動排開。(根據子圖建立的元件類，可以幫助pcb布局依據原理圖的連接)。

    問：為何通過軟件把power logic的原理圖轉化成protel后，在protel中無法進行屬性修改，只要一修改，要么不實現，要不就是全顯示屬性。

    答：如全顯示，可以做一個全局性編輯，只顯示希望的部分。

    問：請問在protel 99se中導入pads文件，為何焊盤屬性改了?

    答：這多是因為兩種軟件和每種版本之間的差異造成，通常做一下手工體調整就可以了。

    問：net名與port同名，pcb中可否連接?

    答：可以,protel可以多種方式生成網絡,當你在在層次圖中以port-port時,每張線路圖可以用相同的net名,它們不會因網絡名是一樣而連接.但請不要使用電源端口,因為那是全局的。