2020 年 7 月1日，中國北京 —— 自適應(yīng)和智能計(jì)算的全球領(lǐng)導(dǎo)賽靈思公司（Xilinx, Inc.，（NASDAQ: XLNX））今日宣布Virtex? UltraScale+? 系列產(chǎn)品再添一位獨(dú)一無二的高速新成員—— Virtex UltraScale+ VU57P FPGA 。這是一款新型高帶寬存儲器（ HBM ）器件，能夠以極快速度、低時(shí)延和極低功耗傳輸條件下大量數(shù)據(jù)。新型 Virtex UltraScale+ VU57P FPGA融匯了一系列真正強(qiáng)大的功能，理想適用于數(shù)據(jù)中心和有線及無線通信中要求最嚴(yán)苛的眾多應(yīng)用。

圖1賽靈思 Virtex UltraScale+ VU57P FPGA

與 DDR4 等分立式商業(yè)存儲器相比，賽靈思 Virtex UltraScale+ VU57P FPGA 的存儲器帶寬和容量大幅提高，是時(shí)延敏感型工作負(fù)載的絕佳選擇，在這些工作負(fù)載中，高速的數(shù)據(jù)吞吐量和快速存儲器是關(guān)鍵需求。它將高能效計(jì)算功能與高達(dá) 460GB/s 的極高存儲器帶寬和容量結(jié)合在一起，同時(shí)運(yùn)用最先進(jìn)的 PAM4 高速收發(fā)器，與主流 25G 收發(fā)器相比可實(shí)現(xiàn)兩倍的傳輸速率。集成的 HBM 控制器和 AXI 端口交換器（切換器）可提供對整個(gè) 16G HBM 的連續(xù)內(nèi)存訪問。

Virtex UltraScale+ HBM FPGA 的獨(dú)到之處在于集成 AXI 端口交換器（切換器）。它支持從任意AXI端口訪問任意的存儲器位置，節(jié)省了 25 萬個(gè)查找表、37 萬個(gè)觸發(fā)器和超過 4W 的功耗。該交換器不但能夠縮小設(shè)計(jì)尺寸、簡化設(shè)計(jì)，而且還有助于實(shí)現(xiàn)時(shí)序收斂，加快產(chǎn)品的上市速度并降低運(yùn)營成本 (OPEX)。

此外，新器件還集成了高速連接，如采用 RS-FEC 模塊的 100G 以太網(wǎng)、150G Interlaken、PCIe Gen4 等，助力簡化設(shè)計(jì)工作并加快上市速度。

賽靈思新款器件的適用應(yīng)用包括：

· 計(jì)算加速：對數(shù)據(jù)進(jìn)行預(yù)處理是實(shí)現(xiàn)最佳性能的關(guān)鍵。與功能固定的計(jì)算器件不同，Virtex UltraScale+ VU57P 擁有自適應(yīng)邏輯和 460GB/s 的 HBM 帶寬，能夠選擇、轉(zhuǎn)換和整理數(shù)據(jù)，從而為目標(biāo)加速器優(yōu)化輸入。使用其高速 PAM4 收發(fā)器，賽靈思新款 FPGA 助力實(shí)現(xiàn)吞吐量和系統(tǒng)性能的最大化。

· 新一代防火墻：網(wǎng)絡(luò)運(yùn)營商需要無中斷、高可靠的網(wǎng)絡(luò)可用性，實(shí)現(xiàn)智能管理，同時(shí)保障數(shù)據(jù)安全，防止惡意軟件攻擊企業(yè)網(wǎng)絡(luò)。Virtex UltraScale+ VU57P FPGA 憑借線路速率下數(shù)以千萬計(jì)的并發(fā)會話，為實(shí)現(xiàn)多層網(wǎng)絡(luò)安全提供無與倫比的可擴(kuò)展性。通過 16G HBM，安全應(yīng)用在緩沖和重新排序網(wǎng)絡(luò)流的同時(shí)能夠管理多個(gè)查找表。58G PAM4 收發(fā)器支持最新的光通信標(biāo)準(zhǔn)，可實(shí)現(xiàn)新一代防火墻所需的更高吞吐量。  

· 具備 QoS 功能的交換機(jī)和路由器：配備 16G HBM 的 Virtex UltraScale+ VU57P FPGA 提供 Nx400G/200G/100G/50G 交換，搭載了用于 QoS 功能的 400G 數(shù)據(jù)路徑流水線和流量管理器。58G PAM4 收發(fā)器能夠使用最新的光通信標(biāo)準(zhǔn)建立連接，將針對外部器件的傳輸速率提高一倍。查找表和流量管理器隊(duì)列在 HBM DRAM 內(nèi)實(shí)現(xiàn)。因?yàn)樵O(shè)計(jì)中充分考慮了功耗/散熱要求，基于 Virtex UltraScale+ VU57P FPGA 的交換機(jī)和路由器能夠選擇無蓋封裝，以較簡單的散熱方式實(shí)現(xiàn)更高性能，這對于數(shù)據(jù)中心和電信基礎(chǔ)設(shè)施具有重要意義。   

關(guān)于賽靈思

賽靈思致力于通過開發(fā)高度靈活和自適應(yīng)的處理平臺，為從端點(diǎn)到邊緣再到云端的多種不同技術(shù)的快速創(chuàng)新提供支持。賽靈思是 FPGA、硬件可編程 SoC 及 ACAP 的發(fā)明者，旨在提供業(yè)界最具活力的處理器技術(shù)，實(shí)現(xiàn)自適應(yīng)、智能且互連的未來世界。