PCI總線最早是由英特爾于1992年推出，PCI-X則是IBM，惠普和Compaq于1998年創立的總線標準。PCI和PCI-X都是半雙工的，所有的設備都共享一個總線。PCI-SIG組織在2003年推出了PCI-Express，是PCI總線串行話，并采用了結點傳輸，每個設備可以獨立使用總線。

　　盡管PCI-Express已經取得了成功，但我們被速度相對較慢的PCI-Express 2.0困了3年多。此后，又被PCI-Express 3.0困了7年。當多核處理器正隨著內核數量的不斷增加而進入高速發展階段，當以太網網絡開始回到摩爾定律的帶寬改進的2年周期時，PCI-Express總線陷入了泥潭，沒有為正在發展的各種異構計算提供足夠的帶寬，PCI-Express總線已成為新的瓶頸。

　　系統內部的總線狀況將在2019年變得更好。2017年推出的PCI-Express 4.0總線于當年晚些時候首先出現在IBM基于Power9的Power Systems機器中，現在逐漸進入X86和Arm處理器。通過此更新，懸掛在CPU封裝上的PCI-Express控制器的外圍設備可以使用16（x16）16Gb/sec通道（在編碼之前）提供31.5GB/sec的帶寬（在除去糾錯編碼開銷之后）。該x16插槽通常用于驅動高端GPU或FPGA加速器，并且是PCI-Express外設帶寬的最高點。無論如何，該PCI-Express 4.0 x16插槽的帶寬幾乎是十年半以前提供的原始PCI-Express 1.0規范的八倍。

　　在PCI-Express 5.0規范上，PCI-SIG再次將原始通道速度提高了一倍，達到64Gb/s，這將允許x16鏈路在雙工串行鏈路上每條路的帶寬都略高于126Gb/s。因此，要特別感謝物理學家和化學家，因為他們提出了互連中PHY通信電路中使用的新材料。

　　像最新一代的以太網交換機ASIC及其基于的標準一樣，PCI-Express 6.0標準將轉向脈沖幅度調制編碼（準確地說是PAM4編碼），以將兩倍的比特塞入信號中。迄今已使用傳統的位編碼完成。即將發布的PCI-Express 6.0規范還將在協議中添加一個低延遲前向糾錯層，隨著帶寬的增加和丟包幾率的增加，大多數互連都必須添加該層。FEC給所有互連協議增加了一點延遲，目前尚不清楚這將如何影響PCI-Express。PCI-SIG于6月份推出了最初的PCI-Express 6.0規范，而10月份發布了該規范的0.3版本。并準備按計劃在2021年某個時候發布給硬件制造商。這可能意味著PCI-Express 6.0設備可能會在2021年下半年到2022年上半年之間投放市場。

　　憑借眾多依賴PCI-Express傳輸的多芯片架構和異構架構，并在PCI-Express硬件之上分層了其他協議，例如CXL，CAPI，CCIX和Gen-Z，我們認為NVLink有很大的機會甚至OpenCAPI都可以與其中的某些協議（例如CXL）融合，以創建用于在PCI-Express上將計算和加速器彼此鏈接的單個協議，如我們所見，穩定的帶寬增長對系統架構至關重要。

　　這是一張有趣的圖表，PCI-SIG匯總了自1992年以來隨時間變化的PCI，PCI-X和PCI-Express總線的歷史帶寬趨勢。與我們上面討論的數字以及我們將在下面的圖表中繪制的數字不同稍后，PCI-SIG圖表會在全雙工鏈接（PCI-Express情況下為x16鏈接）中同時增加雙向帶寬。。

　　較淺的線顯示了如果每三年像時鐘頻率一樣增加一倍，外圍總線上的帶寬隨時間的變化將是什么。顯然，PCI-Express向串行雙工通道體系結構的轉變大大提高了帶寬，超出了預期。重要的是，通過添加點對點鏈接，并未像PCI和PCI-X那樣采用共享總線。而對于PCI和PCI-X總線，在總線上添加第二張卡時，它會占用某些帶寬，，將許多卡添加到系統會導致大量開銷。因此，在配置密集的系統中，PCI和PCI-X設備的相對性能可能會很低。

　　36個月的性能加倍節奏非常重要，因為它或多或少是摩爾定律的外部優勢為至少某些處理器供應商提供的。英特爾和IBM目前的發展速度為三年，距離英特爾聯合創始人戈登·摩爾最初所描述的18個月甚至是他在1980年代提出的修改的時間都相去甚遠--他把晶體管成本減半延伸到24個月左右。

　　好消息是，這種加速的步伐正在加快，CPU的步伐正在放緩，網絡的步伐正在加快。因此，有可能使系統中的某些組件恢復平衡，并在未來幾年內發展出真正的混合架構，因為它們不需要專有的互連來使組件之間能夠快速通信。

　　圖表：

　　上圖顯示了自1998年PCI- x協議問世以來，服務器的相對性能，與同期的以太網交換機端口帶寬大致相當，也與同期實際的PCI總線帶寬帶寬相當。

　　我們根據基于X86服務器芯片的兩路服務器得出的相對服務器體積數據是一個非常粗糙的數字，因為市場的其余部分本質上是數據中的噪音，并且它考慮了每核的增加指令（IPC）以及每個插槽的核心數，以得出長期的比較性能。

　　這三個向量在同一時間上一次出現急劇上升的最后一次是在2010年，此后，PCI-Express和以太網都以各自的PCI-Express 3.0和40Gb/sec的水平喘了口氣，并停了一會兒。即使需要18個月，24個月或現在接近36個月的時間才能使晶體管數量增加一倍，并使每個晶體管的成本降低一半，但處理器的年更新速度或多或少仍然受到IPC和工藝調整的影響。對于未來幾年以太網將如何從100Gb/sec躍升至200Gb/sec，從400Gb/sec躍升至800Gb/sec的情況，我們可能持樂觀態度，但這是主要商用芯片供應商的路線圖和他們的轉換客戶。

　　看起來PCI-Express永遠不會跟上CPU性能提高的步伐，但是至少在未來幾年中，它將保持同步。