1.引言

　　我們目前處于蜂窩連接的轉型時期，未來無處不在的無線連接正在興起。在全球范圍內，2G、3G和4G的成功推動手機使用量達到了令人難以置信的75億部。令人震驚的是，這使得移動設備的數量比全球人口還要多。或許更具影響力的是，蜂窩連接對那些之前被數字化剝奪權利的人產生的影響； 例如，2016年撒哈拉以南非洲地區每100人通常有1部固定電話，但有74臺移動連接設備。

　　展望未來十年，隨著5G的出現，無線基礎設施將變得更加普遍，甚至與我們日常生活的方方面面完全融為一體。 5G延續了先前蜂窩標準（在驅動帶寬方面）的模式，但也將其擴展到更多設備和使用模式。

　　主要趨勢包括：

　　1．對增強型移動寬帶（eMBB）和其他應用的帶寬增加需求，特別是以10倍現有吞吐量或者更高速率驅動的瞬時可用帶寬。

　　a. 這將是5G標準化帶來的首波驅動力，其中3GPP已于2017年完成非獨立（即LTE輔助）新無線電（NR），2018年可提供5G獨立版，如圖1所示。

　　b. 5G的部署也將根據頻段情況分階段進行，首先部署6GHz以下，然后是毫米波（mmWave）頻率的連續頻段，以便在稍后階段支持關鍵eMBB應用。

　　圖1：5G的ITU和3GPP時間表

　　2．隨著物聯網(IoT)蜂窩網絡連接的到來而連接到大量的設備。預計到2020年將有500億臺蜂窩網絡連接的設備。這些需求當中的一部分可以通過現有標準滿足，同時也要靠Release 16版本中海量機器類通信（mMTC）的現有規范去實現了。

　　3. 新的應用模式也在不斷涌現，這對移動設備及其蜂窩無線基礎設施提出了新的要求。示例包括：

　　a.用于連接多個電池供電物聯網端點的低帶寬、低功耗的要求，以實現mMTC相關的連接和監控；

　　b.用于車輛到車輛和車輛到基礎設施的連接（C-V2X）高可靠性、低延遲蜂窩網絡，以補充現有的V2X解決方案

　　c.為遠程手術和增強/虛擬現實等新興應用提供的高可靠性、低延遲支持

　　后兩類應用將通過即將推出的3GPP超可靠、低延遲連接（URLLC）標準來解決。

　　4. 對邊緣分析和移動邊緣計算（MEC）的新需求。計算重心正在從以前估計的將數據發送到集中式計算資源進行處理，轉變為移到位于數據生成原點附近的分布式計算資源的新范例。造成這種轉變的原因是多方面的：新興應用嚴格的延遲要求、越來越龐大的數據量，以及優化稀缺網絡資源的愿望等等許多方面。

　　2.基帶

　　在本文中，我們考慮如何通過具有高性能CPU子系統和包括FPGA可重編程加速硬件處理單元的SoC架構來成功應對5G的獨特需求。

　　基帶從網絡接口（例如以太網）獲取數據，并將其轉換為通過前傳（Fronthaul）接口傳輸到射頻前端進行傳入/傳出的復雜樣本。以下高級原理圖包括用于LTE下行鏈路的發送器，以及用于上行鏈路的接收器。

　　3.基帶L1處理的案例研究

　　在這里，我們舉例說明如何將基帶處理（尤其是Layer-1層）映射到關鍵處理元器件上，如處理器子系統、CPU和DSP內核，以及固定和靈活的硬件加速。

　　除了前面描述的處理元器件之外，還有一個靈活的天線接口功能模塊：這是連接基帶和射頻單元所需的元件。傳統上，這是通用公共無線電接口（CPRI），有時是開放式基站架構計劃（OBSAI）兼容的部分。

　　然而，越來越多的方案在轉向指定一個更靈活的前傳接口，以允許基帶和RF前端之間的不同映射。IEEE對下一代前傳接口NGFI（IEEE1914）進行了持續的跟進，包括用于基于分組的前傳傳輸網絡標準IEEE1914.1和以太網無線電（RoE）包封和映射標準IEEE1914.1。同時，還有其他行業項目指定了5G前傳接口并可共享，例如eCPRI。

　　鑒于前傳接口面臨的各種規范、標準和要求，FPGA很適合其應用，并通常用于支持此接口，如圖3所示。

　　3.2. 可加速5G上市時間的分立結構

　　圖4將5G所需的處理元器件映射為具有獨立器件的分立式架構，包括CPU SoC、輔助FPGA加速和天線接口。此配置反映了在可以提供經過優化的5G專用集成電路（ ASIC）之前，可以在5G原型設計和早期量產中部署的實施方案。

　　·CPU系統級芯片里面包括：Arm處理器組合以及用于Layer-1處理和硬化加速器的DSP內核，用于固定的、明確定義的功能。

　　o在此示例中，假設現有的4G ASIC SoC可用，因此具有通用加速（例如MACSEC）以及LTE特定加速：前向糾錯（特別是turbo編解碼器）、快速傅立葉變換和離散傅里葉變換，以在上行鏈路上支持SC-FDMA。

　　·靈活的天線接口

　　o如前所述，前傳天線接口非常適合用FPGA來實現。這是在線配置的，數據從射頻單元發出（在上行鏈路上），然后是被轉換為諸如以太網等具有標準連接的協議。

　　·硬件加速FPGA

　　o輔助加速FPGA實現了在基帶SoC上不可提供的所有必要的計算密集型功能。這可以是5G特定的功能或先前未曾規劃的功能。

　　o在此處顯示的示例中，使用了CCIX互連。該標準允許基于不同指令集架構的處理器將緩存一致性、對等處理的優勢擴展到包括FPGA和定制ASIC在內的多種加速器件上。

　　圖4：可加速5G上市時間的分立結構

　　3.3. 基于Chiplet的5G實現

　　圖5顯示了與圖4所示類似的架構，但是使用了基于系統級封裝芯片（chiplet）的方法進行了重新配置。 在這種情況下，一個采用了更高帶寬、更低延遲和更低功耗的接口將CPU SoC片芯晶粒與輔助硬件加速chiplet芯片連接起來。 支持前傳連接到射頻單元的FPGA器件在該示例中可以但并不是封裝集成在其中的；但實際上，如果有足夠的資源，它可以是與硬件加速chiplet芯片相同的chiplet器件。

　　圖5：基于Chiplet的方法可實現更高的集成度

　　用于封裝集成的兩種主要技術是使用硅中介層或有機基板，以及某種形式的超短距離（USR）收發器。

　　3.4.完全集成的5G實現方式

　　最后，圖6展示了本文考慮的最終、最高集成度的基帶架構。該方法包括與先前相同的處理元件，具有相同的功能，但嵌入式FPGA（eFPGA）集成在了芯片內。

　　這種緊密集成的單片集成方法具有許多優點。與基于chiplet的方法相比，該接口具有更高的帶寬、更低的延遲和更低的每比特能耗。此外，資源組合可以根據所考慮的特定應用進行定制，因此避免了不需要的接口、存儲器和核心邏輯單元。這樣可以實現以上所考慮的三種架構中最低單位成本。

　　如前所述，現在的主要目標是提供更快的上市時間、更高靈活性和未來可用性。之所以能加快了上市時間，是因為SoC可以提前流片，因為可以針對eFPGA進行后期修改（例如5G標準中Polar碼的出現）而不是完成即固定的ASIC。來自新算法或者未預計算法（例如新的加密標準）的靈活性可以通過嵌入式可編程邏輯而不是軟件或外部FPGA來解決。最后，未來可用性可以延長SoC的生命周期，因為諸如URLLC和mMTC等新標準等大批量新興需求可以通過現有產品解決，而不需要進行新的開發。

　　總結

　　CPU和可編程加速（嵌入式或獨立FPGA）的緊密耦合，使開發人員能夠去創建可以一個應用于多個不同市場的平臺產品。 這增加了特定產品的市場適用性并提高了開發投資回報。 這甚至可以在流片后再對市場進行定位（或重新定位），即最大化的可編程性所提供的內在靈活性可支持相當大的創新空間。

　　或許從5G的角度來看更為重要的是，高度可編程的解決方案可以加快產品上市速度。例如，在標準最終確定之前，不再需要推遲SoC的流片時間，后續改變的需求可以在軟件或可編程硬件中實現。這對于早期5G部署所面臨并在不斷增加的壓力，以及應對新標準的不斷涌現，這是一個突出優勢。