0 引言

    高性能的帶隙基準(zhǔn)源能夠提供與電源電壓、溫度以及工藝等外界參數(shù)無(wú)關(guān)的基準(zhǔn)電壓電流量，因此帶隙基準(zhǔn)源被廣泛應(yīng)用在存儲(chǔ)器、A/D轉(zhuǎn)化器、振蕩器、電源管理芯片等現(xiàn)代數(shù)模混合電路中^[1]。然而傳統(tǒng)帶隙基準(zhǔn)源的溫度系數(shù)只能做到2×10^-5/℃～5×10^-5/℃內(nèi)，直接影響到芯片甚至整個(gè)電路系統(tǒng)性能的提高。為此，人們提出了多種溫度補(bǔ)償方法，但是傳統(tǒng)的溫度補(bǔ)償方法只對(duì)基準(zhǔn)電壓的低階溫度分量做了一次修正，溫度系數(shù)無(wú)法做到很小^[2]。本文設(shè)計(jì)了一種帶隙基準(zhǔn)源分段線性補(bǔ)償改進(jìn)方法，在整個(gè)溫度區(qū)域內(nèi)對(duì)基準(zhǔn)電壓的高階溫度分量分7段進(jìn)行精確曲率補(bǔ)償，達(dá)到了高精度、低溫漂、高可靠性的要求。

1 分段線性補(bǔ)償原理及改進(jìn)方法

1.1 帶隙基準(zhǔn)電壓源原理

    傳統(tǒng)帶隙基準(zhǔn)電壓源如圖1所示。其中，R₁=R₂，Q1和Q2為發(fā)射結(jié)面積之比為1：n的NPN管。由于理想運(yùn)算放大器的“虛短”和“虛斷”特性，使得X點(diǎn)的電位被鉗制到Y(jié)點(diǎn)電位上。有：

    欲基準(zhǔn)電壓的溫度系數(shù)為零，即：

1.2 分段線性補(bǔ)償方法分析

    由于帶隙基準(zhǔn)核中V_BE具有溫度非線性，其特性曲線一般為開(kāi)口向下的拋物線^[5]。傳統(tǒng)的分段線性補(bǔ)償電路只能在低溫或高溫段進(jìn)行一次曲率補(bǔ)償，基準(zhǔn)電壓的溫度系數(shù)并不能得到有效降低。

    本文采用微元分割思想設(shè)計(jì)了一款改進(jìn)型分段線性補(bǔ)償電路，原理拓?fù)淙鐖D2所示。為了對(duì)呈開(kāi)口向下拋物線形狀的帶隙基準(zhǔn)電壓進(jìn)行高精度曲率修正，設(shè)計(jì)了6個(gè)溫度斜率可控的線性補(bǔ)償電流源，通過(guò)補(bǔ)償電阻作用疊加到帶隙基準(zhǔn)電壓上，實(shí)現(xiàn)在整個(gè)溫度范圍內(nèi)分7段對(duì)基準(zhǔn)電壓進(jìn)行高精度分段曲率修正。

2 本文提出的改進(jìn)型分段線性補(bǔ)償電路

2.1 本文提出的改進(jìn)型分段線性補(bǔ)償方法實(shí)現(xiàn)電路

    本文提出的改進(jìn)型分段線性補(bǔ)償方法實(shí)現(xiàn)電路如圖3所示。其中低溫補(bǔ)償電路comp_1～3采用以V_BE基準(zhǔn)自偏置電路^[6]構(gòu)成的負(fù)溫度系數(shù)(Complementary To Absolute Temperature，CTAT)電流源與正溫度系數(shù)(Proportional To Absolute Temperature，PTAT)偏置電流進(jìn)行求差，以實(shí)現(xiàn)低溫段溫度曲率可控的CTAT電流源。其中，低溫補(bǔ)償電路comp₁是由M52、M54、R₁₃和Q10組成、以V_BE10為基準(zhǔn)自偏置的CTAT電流源，M52的漏極電流為：

    由于V_BE具有負(fù)溫度系數(shù)，因此I_M52為CTAT電流。為了實(shí)現(xiàn)對(duì)溫度曲率的可控，M48、M50和M51組成電流鏡以實(shí)現(xiàn)CTAT電流與PTAT偏置電流求差。根據(jù)KCL可得：

式中，k₁和α由M48、M50和M51的寬長(zhǎng)比決定，通過(guò)調(diào)整管子的寬長(zhǎng)比可以控制I_comp1的斜率。

    低溫補(bǔ)償電路comp₁工作過(guò)程如下：當(dāng)溫度小于低溫臨界溫度T時(shí)，具有負(fù)溫度系數(shù)的I_M52大于正溫度系數(shù)的I_PTAT，其差值I_comp1大于零且具有斜率可控的負(fù)溫度系數(shù)。隨著溫度的升高，I_M52減小，I_PTAT增大，當(dāng)?shù)竭_(dá)臨界溫度T時(shí)，兩者相等，M51管進(jìn)入線性區(qū)截止，低溫補(bǔ)償電路comp₁停止工作。低溫補(bǔ)償電路comp_2～3采用和comp₁相同電路架構(gòu)，通過(guò)設(shè)置comp_2～3中補(bǔ)償電流鏡的寬長(zhǎng)比和電阻值，可以控制補(bǔ)償電流的溫度斜率，低溫段分段線性補(bǔ)償電路如圖4所示。

    高溫補(bǔ)償電路comp_4～6采用PTAT偏置電流與CTAT電流求差，以實(shí)現(xiàn)溫度斜率可控的PTAT補(bǔ)償電流源。其中高溫補(bǔ)償電路comp₄是由M34~M38、Q7和R₁₀構(gòu)成以V_BE7為基準(zhǔn)自偏置的CTAT電流源，M32、M34和M35組成電流鏡以實(shí)現(xiàn)PTAT偏置電流與CTAT電流求差，高溫段分段線性補(bǔ)償電流如圖5所示。根據(jù)KCL可得：

式中，k₂和β由M48、M50和M51的寬長(zhǎng)比決定，因此通過(guò)調(diào)整管子的寬長(zhǎng)比可以控制I_comp4的斜率。

    高溫補(bǔ)償電路comp₄工作過(guò)程如下：隨著溫度的升高，I_M34減小I_M33增大，當(dāng)?shù)竭_(dá)臨界溫度T時(shí)，M33管脫離線性區(qū)開(kāi)始導(dǎo)通，此時(shí)具有正溫度系數(shù)的I_M33大于負(fù)溫度系數(shù)的I_M34，I_comp4大于零且具有斜率可控的正溫度系數(shù)。高溫補(bǔ)償電路comp_5～6采用和comp₄相同電路架構(gòu)，工作過(guò)程一致。

2.2 偏置電流產(chǎn)生電路與帶隙基準(zhǔn)核心電路

    偏置電流產(chǎn)生電路如圖6所示。其中M1~M4、Q1、Q2和R₁構(gòu)成PTAT偏置電流源，為帶隙基準(zhǔn)其他電路提供偏置電流。當(dāng)偏置電流端I_bias輸入一個(gè)1.5 mA的啟動(dòng)電流時(shí)電路開(kāi)始啟動(dòng)，由于Q2和Q1管的并聯(lián)數(shù)目為1:8，因此： 

    帶隙基準(zhǔn)核心電路采用傳統(tǒng)帶隙基準(zhǔn)電壓源形式，共分為基準(zhǔn)電壓產(chǎn)生電路和運(yùn)算放大器電路。其中Q4:Q5的并聯(lián)數(shù)目比為1:8，因此：

3 仿真結(jié)果與分析

    本文提出的改進(jìn)型分段線性補(bǔ)償電路基于0.25 μm BCD工藝設(shè)計(jì)，采用HSPICE軟件進(jìn)行仿真，仿真結(jié)果如下。

    圖7為改進(jìn)型分段線性補(bǔ)償電流的溫度特性曲線。可以看出，在-40 ℃~125 ℃溫度范圍內(nèi)，分段補(bǔ)償電路產(chǎn)生了7段不同斜率的電流，形成了一個(gè)近似開(kāi)口向上的拋物線，進(jìn)而對(duì)一階基準(zhǔn)電壓進(jìn)行精確曲率校正。

    圖8為溫度補(bǔ)償前和補(bǔ)償后的基準(zhǔn)電壓溫度特性曲線。在-40 ℃~125 ℃溫度范圍內(nèi)，溫度補(bǔ)償前基準(zhǔn)電壓的波動(dòng)值為2.488 mV，溫度系數(shù)為17.45×10^-6/℃。溫度補(bǔ)償后基準(zhǔn)電壓波動(dòng)值為62 μV，溫度系數(shù)為0.37×10^-6/℃。補(bǔ)償后基準(zhǔn)電壓溫度系數(shù)有了較大改善。

    圖9為基準(zhǔn)電壓的線性調(diào)整率，供電電壓V_DD在2 V~5 V范圍內(nèi)變化時(shí)，V_REF的波動(dòng)范圍為283 μV，線性調(diào)整率為0.094 mV/V。

    圖10是電源電壓V_DD=5 V時(shí)，在TT、SS、FF三種工藝角下的電源抑制比(PSRR)的仿真結(jié)果。可以看出在低頻時(shí)三種工藝角中最壞情況下電源抑制比為-85.06 dB，具有較高的電源波動(dòng)抑制能力。

    為了更好地說(shuō)明本文提出的帶隙基準(zhǔn)的性能，表1給出了該基準(zhǔn)與其他文獻(xiàn)中帶隙基準(zhǔn)設(shè)計(jì)性能比較。

4 結(jié)論

    本文提出了一種帶隙基準(zhǔn)源分段線性補(bǔ)償?shù)母倪M(jìn)方法，基于該分段線性補(bǔ)償方法設(shè)計(jì)了一種高精度低溫漂帶隙基準(zhǔn)源。仿真結(jié)果表明：在-40 ℃~125 ℃溫度范圍內(nèi)，帶隙基準(zhǔn)源分段線性補(bǔ)償前溫度系數(shù)為17.45×10^-6/℃，分段線性補(bǔ)償后溫度系數(shù)為0.37×10^-6/℃。電源電壓在2 V~5 V范圍內(nèi)，基準(zhǔn)電壓波動(dòng)值為283 μV，線性調(diào)整率為0.094 mV/V，帶隙基準(zhǔn)電路在低頻時(shí)的電源抑制比為-85.06 dB，滿(mǎn)足低溫漂、高精度、高可靠性的要求。

參考文獻(xiàn)

[1] 青旭東，鐘黎，王永祿.一種低溫漂高電源抑制比帶隙基準(zhǔn)源的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2018，44（1）：17-19.

[2] 王文建.一種高精度低溫度系數(shù)帶隙基準(zhǔn)源[J].電子器件，2017，40（5）：1065-1067.

[3] 肖丹，吳婷茜.一種新型低功耗電流模式CMOS帶隙基準(zhǔn)設(shè)計(jì)[J].電子器件，2017，40(2)：285-290.

[4] 唐宇，馮全源.一種低溫漂低功耗帶隙基準(zhǔn)的設(shè)計(jì)[J].電子元件與材料，2014，33(2)：30-33.

[5] 彭何，王軍.0.13 ?滋m CMOS電流模式高精度基準(zhǔn)源設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2017，43(5)：34-37.

[6] 張宗航，趙毅強(qiáng)，耿俊峰.一種二階曲率補(bǔ)償帶隙基準(zhǔn)電壓源[J].微電子學(xué)與計(jì)算機(jī)，2012，29(5)：15-19.

作者信息：

李宏杰，李  立，王丹丹

（安陽(yáng)工學(xué)院 電子信息與電氣工程學(xué)院，河南 安陽(yáng)455000）