文獻標識碼： A
DOI：10.16157/j.issn.0258-7998.181185
中文引用格式： 陳興，林建廷，毛越，等. 一種應用于電網中電力監測高精度ADC設計[J].電子技術應用，2018，44(12)：25-27，31.
英文引用格式： Chen Xing，Lin Jianting，Mao Yue，et al. Design of a high-precision ADC for the application of monitoring electric power in power grid[J]. Application of Electronic Technique，2018，44(12)：25-27，31.
0 引言
伴隨著現代電網系統迅速的發展升級，對電網電力傳輸和配電網絡的需求越來越高。隨著人力成本的增加以及微處理器技術的發展，采用高精度自動控制系統來實現自動化的電網檢測和控制，為電力部門的管理和設備控制節約成本，成為電力工業系統的必然選擇。圖1是典型的便攜式電力安全監測系統，其利用外部電壓或者電流傳感網絡來對一個周期內的信號進行連續采樣，通過多個采樣數據來計算其有效值。然后通過數據處理電路DSP來完成AD信號的多路同步轉換和測量運算。運算的結果同時被串口傳送給單片機進行數據存儲顯示控制，并最終在LCD顯示模塊顯示所需要的信息[1-3]。
供電質量管理系統對多相電網的電壓和電流進行檢測，同時監控和檢測負載的頻率諧波。電網系統中電力監測的測量精度是通過高精度ADC的同步采樣來實現的，ADC的電壓測量動態范圍要根據檢測對象的最大電壓和測量精度來決定。
在典型的3相測量系統中，需要對三路的電流互感器和功率變壓器分別進行采樣。典型的變壓器輸出一般在±620 mV以內，要對小信號進行精確測量，就需要高精度的ADC來實現多通道同步采樣。另外對電力系統電流的測量同樣對ADC的動態范圍提出了較高的要求。例如對于10 A的標稱值、100 A的最大測量值和0.2級的監測要求，需要測量系統的總動態范圍大于86 dB。根據系統需求，典型的電力系統監測需要至少14 bit的ADC。本文提出一種多位5階sigma-delta（ΣΔ）ADC，動態范圍大于100 dB，能夠滿足變壓器的小AC輸出進行測量，實現快速的數據采集，以便后續FFT處理。
1 前級采樣
圖2是開關電容采樣保持電路，采集前級的電壓信號，供后級ADC轉換。該電路由電容對C1、C2，開關S1、S2和差分對輸入運放組成。圖3是采樣保持電路的工作相位，采樣保持電路在相位P1時S1閉合，S2打開，C1存儲前級噪聲和失調；在相位P2時S1打開，S2閉合，C1和C2電容采集前級噪聲失調以及信號，兩次的噪聲和失調被相關消除，得到低噪聲的Vh。兩次相關采樣消除的低頻噪聲帶寬取決于S1和S2的開關頻率。
2 ADC電路
2.1 調制器
圖4是本文的5階3 bit ΣΔ調制器的系統框圖，該前饋結構帶有局部反饋系數g1，比全前饋5階ΣΔ調制器系統有更好的穩定性。引入的局部前饋因子b1有利于優化閉環噪聲傳輸函數，獲取更高的信噪比。采用多位量化結構和數字校正技術，能夠提升系統的精度和線性度，抑制諧波失真，提高整體的性能。
圖5是本文的5階3 bit ΣΔ調制器原理圖，第一級積分器采用了斬波穩定技術來消除運放的失調和1/f噪聲，以獲取較高的信噪比（SNR）。第二級至第五級積分器的噪聲被前級進行了噪聲整形，因此無需再應用斬波穩定技術，而且采樣電容值可以等比例縮小，以便減小芯片面積，也有利于降低系統功耗。
一般而言高階閉環系統存在穩定性問題，如果設計不當系統會出現震蕩現象，從而無法正常工作。一般高階調制器結構的穩定性問題通過優化參數和出現震蕩時系統復位的方法來解決，從而確保系統正常工作。本文從以下幾個方面來保證該系統在頻帶內穩定：（1）引入局部前饋因子b1，引入局部零點，從而優化閉環噪聲傳輸函數；（2）采用3 bit量化，提升比較器的線性度；（3）采用前饋結構來降低積分器通路中的信號分量，從而降低運放輸出擺幅，不僅有利于降低功耗，也有利于系統穩定；（4）反饋因子g1有利于降低主通路信號分量，通過參數優化仿真，獲取較優的傳輸函數系數[4-5]。
通過對比圖4和圖5，有如下系數對應關系：
圖6是調制器中積分器所采用的運放結構圖，該差分運放的共模反饋電路未給出，本文采用的共模反饋電路是簡單的開關電容共模反饋。第一級積分器運放增益82 dB，帶寬32 MHz。后級積分器中運放增益和帶寬可適當降低。
為了在較低的功耗下提高ADC精度，可以采用多位量化技術。那么對于調制器的DAC反饋環路來說，多位量化帶來的非線性誤差會反映在輸出頻譜的雜散上。這個非線性誤差限制了系統的整體性能，必須通過數字校正技術來進行抑制。目前得到成功應用和驗證的數字校正技術是動態元件匹配(Dynamic Element Matching，DEM)技術。實現DEM技術的算法有很多，其中數據權重平均(Data Weighted Averaging，DWA)算法應用較為廣泛，這得益于該算法實現簡單、性能較好、有更高的性價比。本文中采用DWA技術來改善多位量化給DAC反饋引入的非線性誤差，由于各文獻對DWA技術描述得較為詳細，這里不再贅述[6-7]。
2.2 數字濾波器
高階調制器進行噪聲整形后的帶外噪聲需要高階數字濾波器進行濾除，同時進行了降采樣。雖然數字濾波器功能簡單，但往往占用了芯片的絕大部分面積。本文僅僅采用六級梳狀濾波器來實現降采樣功能。降采樣率為N的六級梳狀濾波器的頻率響應為：
本文的六級梳狀濾波器z域實現結構框圖如圖7所示，輸入三位信號經過六級累加器后再進行降采樣，最后經過六級差分器濾波后實現整體的最終降采樣。該結構框圖可以利用MATLAB模型進行功能驗證，調制器的輸出碼流作為該六級梳狀濾波器模型功能驗證的信號輸入，經過MATLAB初步驗證后再進行MODELSIM功能驗證[8-9]。
3 實驗結果
本文的ΣΔ ADC采用標準的0.35 μm CMOS工藝流片，芯片照片如圖8所示，面積約為2.1×3.2 mm2。測試電源電壓為5 V，采樣時鐘頻率為6.4 MHz，過采樣率(OSR)為64，芯片總功耗為26 mW。邏輯分析儀Agilent 16804A用來采集ADC的輸出碼流信號，并在MATLAB中進行數據分析。調制器后仿真的PSD分析結果如圖9所示。在-1dBFS輸入信號幅度下，調制器的SNDR達到107.5 dB，三次諧波失真小于-110 dB，經過數字濾波后的頻譜圖如圖10所示，SNDR下降了約5 dB，帶外噪聲被顯著降低，可以看出數字濾波器實現了預期的功能。受限于高精度信號源，圖11只給出了數字濾波后的測試輸出頻譜圖，可以看出噪底相比較于后仿真結果提高了約10 dB，但精度依然大于16 dB，動態范圍大于100 dB，滿足電力系統對ADC的精度要求。
4 結論
本文實現了一種3 bit 5階sigma-delta（ΣΔ）ADC，動態范圍大于100 dB，能夠滿足現代便攜式電力安全監測系統對于ADC的精度要求。
參考文獻
[1] 于克泳，孫建軍.新一代16位8通道同步采樣ADC-AD7606在智能電網中的應用[J].電子產品世界，2010，10：63-65.
[2] 程濤.ADI DSP處理器在電力二次設備領域的應用[J].電子技術應用，2009(4)：94-97.
[3] 徐智鋮.電能計量芯片專用ADC的設計[D].西安：西安科技大學，2006：1-10.
[4] Yang Zhenglin，Yao Libin，Lian Yong.A 0.5 V 35 μW 85 dB DR double-sampled ΔΣ modulator for audio applications[J].IEEE Journal of Solid-State Circuits，2012，47(3)：72-735.
[5] 王龍生，謝亮，金湘亮.電表計量芯片中sigma-delta ADC的系統級分析[J].太赫茲科學與電子信息學報，2014，12(6)：917-921.
[6] Li Di，Yang Tangyin，Shi Zuochen，et al.A low-distortion multi-bit sigma-delta ADC with mismatch-shaping DACs for WLAN applications[J].Microelectronics Journal，2015，46(1)：52-58.
[7] 趙津晨，趙夢戀，吳曉波，等.A 0.9 V switched-opamp-based delta-sigma ADC with dual cycle shift DWA[J].Journal of Semiconductors，2013，34(6)：110-117.
[8] 曹楹，任騰龍，洪志良.一種采用斬波穩零技術的16位，96 kHz帶寬Σ-△ AD轉換器[J].半導體學報，2007(8)：1204-1210.
[9] 王珩，陳勇.Sigma-delta ADC中數字濾波器設計[J].世界科技研究與發展，2007(1)：44-47.
作者信息:
陳 興，林建廷，毛 越，韓 棟
（國網河南省電力公司南陽供電公司，河南 南陽473000)