0 引言

    隨著電子技術的迅猛發展，對半導體芯片的小型化、高性能、輕量化和低成本的需求愈發迫切。系統級封裝（System in Package，SiP）技術是將不同功能的芯片在外殼內進行多種形式的組合安裝，從而構成完整系統的封裝技術。與PCB相比，SiP具有重量輕、系統體積小、系統開發成本低、研制周期短及可靠性高等特點。

1 系統的總體設計

1.1 產品功能概述

    微系統的電路功能框圖如圖1所示。該系統以FPGA和ARM為核心，ARM作為系統的控制單元，完成整個系統的AD采集，完成SRAM的控制，實現了16路數字量輸入輸出及2路RS-485總線。FPGA作為系統的橋接單元，實現了16路數字量輸入輸出，1路RS-485總線及1路校時模塊等。與常規系統不同，SiP系統級封裝設計選用的所有器件均為裸芯片，在該系統設計中，ARM處理器采用的是ST公司的STM32F103ZE，FPGA選用APA600，系統的SRAM、PROM、AD及接口電壓轉換均采用相應裸芯片。該微系統的封裝形式為CQFP208。并且該微系統所有功能信號，如ARM下載、FPGA下載、電源信號均已引入到CQFP208的引腳上，在設計中芯片預留了ARM和FPGA的通用I/O管腳，可實現對微系統的充分利用。

1.2 ARM電路

    微系統采用STM32F103ZE作為系統的主控單元，STM32F103ZE以Cortex-M3為內核，具有512 KB的閃存存儲器，通用的DMA通道，支持很多通用接口。根據需要，將2路RS-485總線、USB/CAN復用總線及16路IO通道引到了SiP的外部管腳上。ARM和FPGA的數據交換采用串行通信的方式進行。

1.3 模擬量輸入電路

    微系統具有8路模擬信號采集功能，可實現0～10 V內信號采集，且可同時對8路模擬信號采集，信號經過跟隨處理，最終被微系統中的ARM識別。實現框圖如圖2所示。

1.4 SRAM電路

    微系統中采用的SRAM，左右兩個讀寫端口各自具有獨立的讀寫控制信號，SRAM的左端口由微系統中ARM控制，右側端口通過電平轉換電路，由外部系統進行控制。

    結構框圖如圖3所示。

1.5 結構設計方案

    微系統采用中電13所的多層氧化鋁高溫共燒陶瓷（HTCC）外殼制造工藝，設計上下兩個獨立腔體，引線采用四面扇出（QFP208）方式，封裝外形尺寸如圖4所示。

    微系統最終采用10層氧化鋁高溫共燒陶瓷技術，將封裝外殼設計為上下兩個獨立腔體，采用微組裝工藝進行了封裝。

    按照功能模塊劃分，上腔體內部集成FPGA、E2PROM、485總線芯片、電平轉換芯片，下腔體集成ARM、SRAM、485總線芯片、電平轉換芯片、AD模塊。ARM和FPGA間采用內部走線互聯。模塊內部采用芯片均為裸芯片。

2 SiP產品實現

    微系統產品的實現框圖如圖5所示，首先采用SiP技術對由裸芯片組成的微系統進行設計，根據SiP輸出的生產文件，投產陶瓷外殼，最后進行組裝、封裝。

2.1 SiP產品設計

    SiP設計主要包括建立中心庫、原理圖設計、工藝參數設置、裸芯片布局、引線鍵合、布線、輸出生產文件、工藝設計等。

    中心庫：是SiP設計的基礎資源，需要根據裸芯片上die pad和成品芯片的對應關系建立。

    布局：SiP布局是三維設計，在本產品中主要用到了平鋪模式和上下雙腔體模式。

    引線鍵合（wire bonding）：是通過金絲鍵合的方式將裸芯片的die pad與陶瓷基板上的bonding pad連接起來。引線鍵合的合理性和準確性決定了產品的組裝難度、良品率、可靠性。die pad是芯片廠家定義的，很多時候是集成度較高的芯片，廠家不提供裸芯片上die pad和成品芯片的管腳對應關系，需要根據成品芯片的X光照片，編輯die pad和die pin關系表。bonding pad和boning wire需要設計者根據工藝水平進行設計。

    布線：本產品采用中電13所的HTCC工藝要求進行布線，主要工藝流程包括生瓷帶制備、打孔、填孔、圖形印刷、疊片、層壓、排膠、燒結、電鍍等幾十道生產工序。

    組裝工藝流程主要包括外殼清洗、芯片粘接、引線鍵合、激光打標密封等。

    產品的3D視圖如圖6所示。

2.2 產品工藝兼容性設計

    雙腔體陶瓷結構封裝的電路組裝，在組裝時考慮雙面組裝順序、多種焊接/粘接工藝、自動/手動金絲鍵合等，需遵循工藝溫度遞減原則，避免焊點重熔導致質量隱患。組裝過程涉及到清洗、導電膠粘接、絕緣膠粘接、再流焊、金絲鍵合、平行縫焊等多種微組裝工藝，按照元器件在模塊上下腔的設計布局位置，先進行上腔體的組裝，再進行下腔體的組裝。上腔體芯片粘接采用溫度較高的導電膠，固化溫度比較高，下腔體的組裝溫度相對上腔體固化溫度稍低，選用溫度較低的錫鉛焊料和粘接膠，達到上下腔體組裝工藝的兼容性。同時為提高金絲鍵合可靠性，避免金絲鍵合點經受高溫沖擊，在上下腔體內芯片粘接固化后，再開展上下腔體內芯片的金絲鍵合。

2.3 產品組裝

    電路微組裝后實物照片如圖7、圖8所示，解決了產品組裝密度大、空間尺寸小、工藝復雜的難題。電性能指標滿足用戶使用要求。

3 結論

    SiP技術是實現高密度系統集成的重要途徑之一，能夠滿足航天設備對系統集成電路空間尺寸和功能集成的要求，結合現有成熟的微組裝工藝，實現了電子產品的輕小型化、高度集成化，研制出的產品可靠性滿足軍用等級要求。

參考文獻

[1] 拉奧R·圖馬拉，馬達范·斯瓦米納坦.系統級封裝導論-整體系統微型化[M].劉勝，等，譯.北京：化學工業出版社，2014.

[2] 李揚，劉楊.SiP系統級封裝設計與仿真[M].北京：電子工業出版社，2012.

[3] 李凱瑞，恩洛.混合微電路技術手冊-材料、工藝、設計、試驗和生產（第2版）[M].朱瑞廉，譯.北京：電子工業出版社，2004.

作者信息:

王福鑫，國鳳娟，牛玉成，詹興龍

（山東航天電子技術研究所，山東 煙臺264003）