《電子技術應用》
您所在的位置:首頁 > 可編程邏輯 > 業界動態 > Xilinx FPGA開發工具總結

Xilinx FPGA開發工具總結

2018-05-28
關鍵詞: Xilinx FPGA constraintfie

  在xilinx下每種操作其實都對應著一種工具,邏輯綜合,網表與constraint fie的合并,布局布線等等。下面就對各個工具做一個總結。

  1、XST(Xilinx Synthesis Technology)是xilinx退出的邏輯語言綜合工具,它所做的就是把HDL語言表述的邏輯綜合成特定的網表文件(netlist file),即NGC文件。NGC包含著電路的邏輯設計。

  2、ngdbuild,在xilinx的ise集成開發環境下有一步叫Translate其實就是對應著ngdbuild操作,ngdbuild讀取xst產生的NGC網表文件,結合ucf(user constraint file),生成一個NGD文件(Native Generic Database),這個文件對設計的邏輯描述,包含各種邏輯單元,比如,與門,非門,LUT,flip-flop以及RAM。在ngdbuild操作完成之后,會產生一個.bld的報告,用來記錄ngdbuild操作的各種信息。

  3、map,在xilinx的ise集成開發環境下同樣也有一部叫map就對應著map操作,map讀取ngdbuild產生的NGD網表文件,然后把NGD網表文件中包含的邏輯原件(與非門以及RAM等)映射成FPGA中的元件,map的輸出一個是.ncd文件,一個是.pcf文件。在map操作完成之后,會產生一個.mrp的報告,用來記錄map過程中的各種信息。

  4、par,par所做的操作就是布局布線,par的輸入是map操作的輸出文件.ncd文件和.pcf文件,par的輸出也是一個.ncd文件,這兩個.ncd文件,名稱是不同的,在map操作完成之后,也會產生一個.par的報告,用來記錄par過程中的各種信息,同時par還會產生PAD、CSV、TXT file用來記錄管腳的分配信息。

  5、bitgen,bitgen就是產生配置流的操作,bitgen的輸入就是par操作的輸出文件.ncd文件,bit的輸出如果沒有指明,默認就是routed.bit文件,同樣在bitgen操作完成之后,會產生一個.bgn文件用來記錄bitgen過程中的各種信息。


本站內容除特別聲明的原創文章之外,轉載內容只為傳遞更多信息,并不代表本網站贊同其觀點。轉載的所有的文章、圖片、音/視頻文件等資料的版權歸版權所有權人所有。本站采用的非本站原創文章及圖片等內容無法一一聯系確認版權者。如涉及作品內容、版權和其它問題,請及時通過電子郵件或電話通知我們,以便迅速采取適當措施,避免給雙方造成不必要的經濟損失。聯系電話:010-82306118;郵箱:aet@chinaaet.com。
主站蜘蛛池模板: 久久国产精品一国产精品金尊| 伊人这里只有精品| 四虎a456tncom| 国语对白在线视频| 国产精品成人扳**a毛片| 国产精品免费视频网站| 9久9久热精品视频在线观看| 成人欧美一区二区三区在线观看| 久久婷婷电影网| 权明星商标查询| 亚洲国产精彩中文乱码av| 激情小说在线播放| 免费毛片在线视频| 精品综合久久久久久98| 国产一级第一级毛片| 高清成人爽a毛片免费网站| 国产精品va在线观看一| 4hu四虎永久免在线视| 大学生一级毛片免费看**| а√天堂资源中文在线官网 | 国产FREEXXXX性麻豆| 青青草国产免费| 国产在线精品无码二区二区| 国产婷婷综合丁香亚洲欧洲| 国产精品三级国语在线看| 2018狠狠干| 国产精品熟女一区二区| 777奇米四色| 国产色视频免费| 91精品国产91久久| 国产麻豆天美果冻无码视频| 97色伦图片7778久久| 在线观看av片| 99久久综合狠狠综合久久aⅴ| 天堂а√8在线最新版在线| h无遮挡男女激烈动态图| 天天躁夜夜躁狠狠躁2023| jizzjizz之xxxx18| 天堂亚洲国产日韩在线看| baoyu777永久免费视频| 天天操天天爱天天干|