近五十年來，集成電路上的晶體管密度果真如威名赫赫的“摩爾定律”所預言的一樣：每兩年就會翻一番。

這一現象的出現也就意味著：那些芯片生產商們，如英特爾、AMD或是高通，每兩年就要絞盡腦汁、想方設法地往相同尺寸的芯片里塞進比之前多一倍的晶體管，以便我們年復一年的用上性能更強，處理速度更快的電腦芯片。

這些生產商們為了在芯片中容納更多的晶體管，就將芯片內部的晶體管陣列設計得如同城市網絡般復雜紛繁。因此，毫無懸念的是，晶體管尺寸被設計得越來越小，他們之間的距離也靠得越來越近。

舉例而言，英特爾在 2014 年推出的Broadwell處理器已經將組件之間的距離縮小到了 14 nm。這個距離嘛，大概是 1 張普通A4紙厚度的 1 萬分之一。

CPU內部結構示意圖與電腦芯片內部掃描電子顯微鏡圖像

如此精密的設計與排布，使得芯片制造商們面臨著一個令他們束手無策的難題：如何才能在不破壞芯片的前提下，去觀察芯片的內部結構？畢竟，只有看到芯片的內部結構，制造商們才能確保這批已經完工的芯片結構與他們所期待的如出一轍。

來自瑞士的保羅謝勒研究院（Paul Sherrer  Institute，PSI）的研究員們為這個難題找到了一個可行性的解決方案。在這篇發表于《自然》雜志上的文章中，他們使用了一項名為“疊層衍射X射線計算機斷層掃描成像”的技術，成功的得到了一枚英特爾芯片的內部 3 維構造。

“疊層衍射成像”是一種不依賴透鏡，通過恢復衍射圖像中相位的成像手段。簡而言之，研究人員們向一塊不停旋轉的芯片照射一束X射線，接著通過電腦程序分析而得到不同角度芯片的衍射圖案，從而在電腦中重建芯片內部精密的三維結構。

在這次研究里，PSI的研究人員們先后對兩枚芯片進行了測試。其中一枚是由PSI自行開發研制的，采用了110納米工藝制作的專用集成電路芯片（ASIC）；另一枚則是來自英特爾的奔騰G3230處理器，這枚處理器采用了22納米的工藝，與最現代的14納米工藝僅有一步之遙。

PSI自制的專用集成電路芯片的3維結構與對應的2維圖像

利用這項技術，研究人員們實現了高達14.6納米的分辨率，成功的復原了這兩塊芯片的內部結構。令人倍感欣喜的是，他們可以清晰地看見芯片內部的晶體管和內部電路。

毫無疑問，PSI研究人員開發的這項手段，是芯片檢測技術的一項重大飛越。

但在此之前，芯片內部的檢測大多依賴于掃描電子顯微鏡，或透射電子顯微鏡來看一探究竟。這兩種常規手段需要像剝洋蔥一般，工作人員需耐心地、一層一層地除去芯片的上層電路，才能夠最終揭示芯片內部晶體管的形貌。這一手段費時費力不說，更令人不滿的是，即使再小心翼翼，仍不可避免的會破壞芯片內部的三維結構。

如前文所言，隨著芯片的集成度越來越高，芯片內部晶體管的層數也日漸增多，實際內部電路的厚度有時可達約十微米之多。在這種情況下，依賴于電子顯微鏡、進行逐個分析晶體管的過程就顯得難以為繼。對于已經封裝的電腦芯片而言，這兩種手段更是無能為力。

一名來自普渡大學的一名電子愛好者，為了一探電腦芯片內部的究竟，像砸核桃一樣，把芯片砸出一個大洞。（如下圖）

被砸壞的芯片

相比于前兩者，研究人員所開發的“疊層衍射成像技術”則道高一丈。這項技術集X射線所具有的兩大特點于一身：高穿透率和高分辨率。

不僅如此，在芯片檢測這項應用中，這項技術還擁有常規電子顯微鏡所難以企及的兩個優勢：其一，避免了對芯片內結構的破壞；其二，避免了因切割不精細而導致圖像的扭曲變形。

如此一來，人們便可以利用這項技術來獲取“三維結構芯片”更加完整且準確的信息。

另一張英特爾處理器的三維結構示意圖

但就目前形勢來看，這項技術距離實際應用還欠些東風。在本次研究中所使用的“X射線光源”可不是某個業余愛好者可以在自家后院就能鼓搗出來的“光”。

研究人員們為了得到最好的成像效果，使用了隸屬于PSI的瑞士同步輻射光源的“高相干輻射X-射線”。即使在全球，類似的同步輻射光源設施也屈指可數。

另一方面，這項研究同樣也耗費了不少時間，研究人員不僅要花24小時才能完成疊層衍射實驗，而且還需要另一個24小時去處理得到的數據。

瑞士光源的鳥瞰圖

不過，本次研究的負責人，同時也是該論文的第一作者莫爾克·霍勒（Mirko Holler）胸有成竹的在文章中表示：通過使用更多的計算機、改進實驗裝置以及X射線源，會將這一實驗所需的時間縮短至現在的千分之一。                         

除此之外，更具挑戰性的的一點在于：聞名的“摩爾定律”驅使著芯片制造商們連年推出尺寸更小的晶體管。在這種情況下，人們觀察芯片所用的“放大鏡”也需要擁有自己的“摩爾定律”，才不至于在這場競賽中落下太遠。

就現在的情形來看，芯片制造商們已經占了上風。在本次研究中，莫爾克·霍勒所實現的最高分辨率約為 14.6 納米，盡管這一數字十分了不起，可目前由英特爾開發的最新一代的處理器芯片，卻已經邁進了10納米制程的門檻。

無論怎么說，這次莫爾克等人的研究將在“芯片無損檢測”領域上留下濃墨重彩的一筆。隨著這項技術的進一步發展，或許在不遠的將來，芯片內部結構的檢視不再是“一錘子買賣”。

相反的，當人們將芯片放入某個類似的裝置之后，即可一覽芯片的內部構造。從這個意義上說，芯片的設計似乎變得“透明”了。

論文的作者Mirko Holler（右）與 Manuel Guizar-Sicairos（左）

與此同時，對于芯片制造商來說，這一技術的問世無疑將會對這個行業產生深遠的影響。通過檢視芯片內部是否存在制造缺陷這一做法，制造們可以借此實行更加嚴格的質量控制和品質管理方針。

除此之外，人們還能利用這項技術來確認集成電路設計，了解其內部功能，優化其生產流程，并找出可能的失效機制。

從消費者的角度看，這一技術同樣惹人關注。最近，硬件安全也日益成為了一個頗受重視的話題。特別是對于國防和軍工行業而言，如果能將這項技術能夠加以運用，他們便可以確認，芯片內部是否存在可能竊取機密的惡意硬件，即所謂的“硬件木馬”。畢竟，一塊被砸壞了的芯片可是沒有半點用處的。

時至今日，芯片無損檢測的發展尚未成熟，但是瑞士保羅謝勒研究院的科學家們為真正的“透明芯片”的未來照亮了全新的路徑。