內容提要：

　　·Cadence解決方案幫助聯華電子的客戶于定制化/模擬設計中減輕版圖依賴效應

　　·使用全新UMC 28HPCU LDE套件最多能夠將重復作業減少至一半并將設計收斂速度加速40%

　　4月15日，中國上海—楷登電子（美國 Cadence 公司，NASDAQ: CDNS）今日宣布Cadence? Virtuoso?版圖依賴效應(Layout-Dependent Effects, LDE) Analyzer 分析方案通過聯華電子認證，支援其28納米HPCU(High Performance Compact，高效能精簡型)制程技術。隨著全新UMC 28HPCU LDE套件的推出，聯華電子的用戶能夠利用Cadence解決方案來減輕定制化/模擬設計中的LDE，最多可將布局布線后的重復作業減少至一半，并將設計收斂速度加快最多四成。

　　聯華電子負責IP研發及設計支持的資深副總經理簡山杰表示：“很高興在我們的28HPCU設計支持組合中加入Cadence Virtuoso LDE Analyzer。晶體管元件的特性會因使用環境、設置和密度而不同，Cadence LDE套件讓我們從事28HPCU設計的用戶得以將規劃與預期結果之間的差距無縫橋接。如此可為用戶省下設計流程中的很多環節，幫助他們更快從設計進入制造階段。”

　　聯華電子與Cadence的合作確保Virtuoso LDE Analyzer具備以下所有能力，且完全適用于28HPCU參考流程：

　　·LDE感知仿真：幫助設計人員僅憑部份版圖的LDE建立仿真網表，借此及早偵測LDE影響，無需先通過版圖與電路對比(LVS)或至完全布線完成

　　·LDE電性限制：在無需完成版圖設計或運行仿真時，及早偵測因LDE造成的匹配不當

　　·版圖LDE分析：標出設計假設與實際版圖之間因LDE產生的顯著晶體管電氣特性差異

　　·影響參考：通報LDE分析中發現的每一個偵測到的違反項目帶來的影響，幫助設計人員掌握變異的根本原因

　　·LDE 修正方針：產生并顯示可執行的版圖修改，降低LDE對晶體管電氣特性的影響

　　使用UMC 28HPCU LDE套件，用戶能夠及時采取行動，修正可能存在的設計問題。例如，設計人員可從部份版圖中仿真LDE，將LDE對器件性能的影響納入考量。并且也不需執行仿真就可檢查器件電氣性的一致性。此外還能夠在布局布線期間設定 LDE電性匹配約束并一鍵執行匹配檢查。最后，設計人員可及早執行根本原因分析，在差異造成仿真失敗前，搶先一步找出并解決差異。

　　Cadence公司資深副總裁、數字與簽核、及系統驗證事業群總經理Anirudh Devgan博士說：“我們與聯華電子攜手合作，幫助用戶降低定制化/模擬設計中的版圖依賴效應，而且已經得到雙方共同用戶的肯定。使用Cadence Virtuoso LDE Analyzer的聯華電子用戶在仿真時不再需要等候一個完整的版圖與電路對比 (LVS-clean)來仿真出LDE，因此能夠大幅提高效率。”