歐洲提出的數字視頻地面廣播(DVB-T)采用編碼正交頻分復用COFDM(Coded Orthogonal Frequency Division Multiplexing) ,即：DVB-T COFDM。COFDM系統可以有效提高頻譜利用率，在時間擴散環境中盡可能抑制因多徑傳輸而產生的符號間干擾和碼間干擾。選擇DVB-T標準的國家除英國、法國、西班牙、瑞典等歐洲國家外，還有澳大利亞、新西蘭、新加坡、印度等國家和地區。
　　本文基于DVB-T標準設計并實現了一個COFDM調制器。設計中，使用了Altera公司的Stratix系列EP1S25F672C7的FPGA和Analog Devices公司的數字正交上變頻器AD9857。本系統設計簡單，工作穩定，輸出信號的信噪比可以達到55dB以上，能夠以較低的復雜度得到較高的系統性能。
1 DVB-T調制器的系統方案
　　DVB-T調制器中COFDM調制系統是調制器中的主要部分，也是抗多徑的OFDM技術在寬帶無線通信中一個很好的利用。調制系統框圖如圖1所示。

　　從圖中可以看出，發射端首先由信源去復用電路將輸入的TS碼流分解成兩個獨立的連續數據流，每188字節為一個傳輸包;然后對每一路數據進行加擾、RS編碼、外交織、卷積編碼，在去復用電路中將兩路合二為一（一般分層模式下用到兩路流，其它模式只對一路去復用），再經比特交織器和符號交織器完成整個信道編碼。編碼后數據經過映射調制到對應的星座圖上成為數據載波。OFDM幀形成部分將數據載波、導頻載波（pilot）和TPS信道傳輸參數信令載波按照幀結構的要求組合在一起，形成完整的OFDM符號和幀。根據OFDM調制原理，將各個載波經過IFFT變換得到時域的數據流。之后，在每個OFDM符號前插入保護間隔，再經過D/A" title="D/A">D/A上變頻最終形成中頻信號發射到信道中去。
可見，一個COFDM調制器主要由TS碼流接入、信道編碼調制和D/A上變頻這三個模塊組成。因此，D/A上變頻的好壞，直接影響調制器的性能。
2 D/A上變頻的原理
　　一般調制器的上變頻可以采用模擬方式和數字方式兩種方案，圖2為一簡單模擬上變頻的實現電路，它的原理就是利用壓控振蕩器的振蕩頻率來實現調頻。首先，輸入信號經過VCO與本振信號混頻后得到和頻與差頻信號；這些信號經過高通濾波器以后，濾除掉低頻分量，高頻分量就可以經過放大器傳輸到信道中去。由于模擬電路的一些固有缺陷，例如抗干擾能力較差，精度較低等，所以這種上變頻實現方法的穩定性和可靠性都較差。

　　隨著高速器件和軟件無線電技術的發展，數字上變頻技術逐漸突破了模擬上變頻的不足，具有調制中心頻率可調、頻偏可編程、調制方式可重組、調制碼速率高、可實現較高的頻響、可以與編碼器合并擴展功能很強等優點，成為今后調制器的發展主流。
　　目前常用的數字上變頻芯片是AD9856和AD9857，這兩個芯片都是由AD公司生產的通用、高性能的數字上變頻器件,具有集成度高、性能好、功耗低等特點，使用這兩個芯片可以很容易實現信號的數字正交調制。AD9857與AD9856相比，還有如下的不同點：
　　（1）AD9857集成的是一個14bit的D/A轉換器，而AD9856集成的則是一個12bit的D/A轉換器，這樣在數據的精度上，AD9857比AD9856高了大約6dB。
　　（2）AD9856需要3V電壓供電，而一般的微控制器的工作電壓是3.3V或5V，這樣就需要一個電壓轉換芯片來進行電平適配。AD9857的工作電壓是3.3V，可以與其他芯片共用一個電源。
　　（3）由于AD9857配置完成以后會產生一個PDCLK信號，而AD9856并不能返回這樣一個信號，因此送入AD9857調制的I/Q兩路信號的平衡性比AD9856要好，這樣可以防止在進行OFDM調制時出現載波丟失現象。
　　（4）AD9857還具有輸出電平控制功能，可以根據接收機的需要，動態的調節輸出信號的電平。
　　鑒于AD9857的優點，以及DVB-T系統的具體需要，本文討論了一種基于AD9857的數字上變頻的實現方法。
3 AD9857工作原理
　　AD9857主要有三種工作模式：正交調制模式、單頻輸出模式和插值" title="插值">插值DAC模式。三種工作模式的選擇是通過對控制寄存器的編程來實現的,在本系統中使用的是正交調制模式。
　　在正交調制模式下，AD9857通過管腳PDCLK/FUD對數據輸入端提供一路同步時鐘，用于同步I/Q兩路數據的輸入。I/Q兩路數據共用14bit 的數據線，所以PDCLK 的時鐘頻率應該是單獨的I 路或Q路數據速率的2倍，I/Q數據分時送入片內的DEMUX解復用為并行的I/Q兩路數據，它們將依次經過兩個插值濾波器。經濾波后， I/Q 數據分別與兩個正交的余弦函數相乘后再相加（或相減）為一路信號。因為DAC 使用零階保持采樣， 所以信號在進行D/A轉換前需要經過一個反SINC補償的模塊，以上過程均發生在數字域，最后數字中頻信號送入DAC進行數模變換產生兩路差分的模擬信號輸出。
　　AD9857內部集成了一個數字直接頻率合成器（DDS）用來產生數字的正、余弦波作為載波。DDS的32位頻率控制字（FTWORD）通過同步串行口進行配置。AD9857內部共有4組寄存器，每一組都可存儲32位頻率字，這種特性允許輸出載波頻率根據需要靈活及時地改變。通常,要使一個高質量的振蕩器具有100M～200MHz 的頻率動態范圍是非常困難的, 而AD9857 則允許使用一個較低頻率的振蕩器, 它可以將其內部的參考時鐘通過倍頻來產生SYSCLK,通過公式fout=(FTWORD×SYSCLK)/2³²就可以把基帶信號調制成任意頻率的中頻信號。
3.1 AD9857的配置
　　AD9857 提供了一個靈活的同步串行通信口, 從而為許多微控制器及處理器提供簡單的接口。該串口可與許多同步傳輸方式兼容, 其中包括Motorola 的6905/11 SPI協議及Intel的8051 SSR 協議。這個通信接口允許對配置AD9857的所有寄存器進行讀寫操作。

3.2 AD9857串口通信
　　AD9857串口的一個通信周期由兩個階段組成, 如圖3所示。第一階段是指令周期, 是對AD9857的指令字節的寫入。指令字節為AD9857的串口控制提供有關數據傳輸周期的信息, 數據傳輸周期就是整個通信周期的第二個階段。指令字節確定即將到來的數據傳輸是讀還是寫、數據傳輸的字節數以及傳輸的第一個字節的寄存器地址。每個通信周期的前8個SCLK上升沿用來寫AD9857 的指令字節, 其余SCLK上升沿是為了通訊周期的第二個階段, 即AD9857與系統控制器間的數據傳輸。
3.3 AD9857內部寄存器
　　AD9857內部寄存器地址為00h~19h，每個地址存8bit數據。從02h~19h共分為4組相同結構的寄存器，每一組6字節，其中存儲DDS的頻率控制字，可編程插值濾波器的插值倍數，輸出信號幅度的放大因子。00h和01h這兩個地址是公用的，包括對AD9857的工作模式、高低位優先、鎖相環倍頻數、串行口工作模式、自動節能、溢出控制處理和失鎖處理等運行方式的設置。用戶通過對這些寄存器的設置使AD9857工作在所需要的方式下。
4 系統實現及仿真
4.1 硬件結構
　　由于AD9857是一個可編程的D/A上變頻芯片，因此利用單片機和FPGA都可以實現對它的配置。本系統采用FPGA實現COFDM調制，因此用FPGA去配置AD9857的話，不僅可以節省電路板空間，而且還比較適于調試。

　　DVB-T調制器的硬件實現框圖如圖4所示，TS碼流進入FPGA后進行COFDM調制，調制后的數據送入AD9857進行中頻調制。AD9857配置成功后會產生一個PDCLK返回FPGA，可以使用該時鐘把經過信道編碼調制的I、Q兩路數據送入AD9857進行正交調制。
　　在設計PCB電路板時一定要注意AD9857的數字地和模擬地的劃分，這樣輸出信號的信噪比才會比較好，并且要用專門的地來包裹時鐘信號線使其免受干擾。
4.2 AD9857的配置
　　通過FPGA對AD9857的配置線的控制，可以很方便地實現對AD9857的配置。AD9857的配置原理如圖5所示，把要寫入AD9857內部寄存器的數據通過數據載入信號載入移位寄存器，然后再把這16bit數據串行輸出到AD9857的SDIO管腳，實現對AD9857的配置。

　　輸入到移位寄存器的16bit數據是根據實際需要提前計算好的，這16bit數據包括了8bit的AD9857內部寄存器的地址和要寫入該地址的8bit配置字。通過一個狀態機的工作機制，在其不同狀態，將要寫入AD9857內部寄存器的配置字送入移位寄存器。狀態機的工作過程如圖6所示。

?

　　由于本方案只用了AD9857內部的8個寄存器，因此狀態機只有8個狀態，如果需要用到更多的AD9857的內部寄存器，只需要增加狀態機的狀態即可。
4.3 波形仿真
　　圖7為用QUARTUS II軟件對AD9857配置線的波形仿真，從圖中可以很清楚地看到AD9857的各個配置線的工作情況。在配置AD9857之前，由RST信號將內部寄存器復位；SYNCIO信號標志配置的開始； /CS,SCLK,SDIO的控制時序與圖3的串口操作時序相同，這樣AD9857就可以工作在用戶需要的工作模式下了。
4.4 輸出信號頻譜
　　圖8所示是用頻譜分析儀采集到的AD9857輸出信號的頻譜。