AD9772A是ADI公司推出的一款高速、寬帶的數模轉換器（DAC），采用單電源供電、內插過采樣，最高支持160 MSPS的輸入數據速率。在提供充分動態輸入范圍情況下，可以最優的重構產生基帶和中頻波形。CMOS工藝制造，片內集成了帶有2倍內插濾波器和鎖相環路的低失真DAC，鎖相環路提供了所有片內所需時鐘和控制信號。基于外部穩定時鐘源考慮，AD9772A為時鐘提供了靈活的輸入管腳，既可支持單端形式輸入時鐘，也可支持差分時鐘輸入；模擬輸出也有兩個差分電流輸出管腳，為AD9772A應用拓寬了空間。

      1　AD9772A內部結構

　　1.1 時鐘產生和控制模塊

      AD9772A內部模塊依據功能可以劃分為：時鐘產生和控制模塊，輸入鎖存模塊，內插濾波模塊，“零填充”模塊，數模轉換模塊以及輸出參考電路。圖1是AD9772A的功能模塊圖。

　　時鐘產生和控制模塊使用鎖相環實現，主要為片內各個功能模塊提供時鐘和控制信號，環路的參數直接決定了數模轉

換的性能。

　　時鐘產生和控制模塊由差分輸入，相位檢測，環路濾波（外圍電路配置），壓控振蕩器（VCO），分頻器和時鐘分配模塊組成。

　　依據輸入數據速率，鎖相環路有兩種工作模式：當輸入數據速率大于6 MSPS時，鎖相環路工作，相應的管腳PLLVDD＝Vcc，PLLCOM＝gnd；當數據速率小于6 MSPS時，為了獲得更高的相噪性能，不使用內部的鎖相環路，相應的管腳PLLVDD＝PLLCOM＝gnd。

　　無“零填充”時，參考時鐘是輸入數據速率的2倍；有“零填充”時，參考時鐘是輸入數據速率的4倍。對于QPSK調制來說，當使用內部鎖相環時，鎖相環路本身可以保證2個AD9772A芯片時鐘和數據同步；不使用內部鎖相環時，通過復位管腳（RESET），能夠實現2個AD9772A芯片時鐘和數據同步。

      鎖相環典型的開機鎖定時間是100 ms。

　　時鐘產生和控制模塊的環路濾波器和壓控振蕩器模塊由PLLVDD管腳統一供電，時鐘差分輸入、相位檢測、分頻器和時鐘分配模塊由CLKVDD管腳統一供電，為了確保最優的環路相位噪聲性能，在設計電路時，要保證PLLVDD和CLKVDD來自相同的“干凈的”模擬電源。是否使用片內鎖相環，可以通過配置PLLVDD管腳實現，當使用內部鎖相環路時，PLLLOCK表征環路是否鎖定的信號，PLLLOCK電平為高，環路鎖定；PLLLOCK電平處于高和低之間時，環路未鎖定。當禁止內部鎖相環路時，PLLLOCK提供了1倍內部時鐘輸出。

　　根據輸入數據速率，分頻器和時鐘分配模塊的控制管腳配置如表1所示。

　　1.2 內插濾波器

       AD9772A內插濾波器是在兩個原始抽樣點之間插入1個零值，然后通過一個FIR濾波器，插入的零點就可以還原為準確的內插值，提高了時域分辨率〔1〕。內插后的信號頻譜為原始離散序列譜經2倍壓縮后得到的譜，但是得到的頻譜包含了有效頻譜的高頻鏡像，根據AD9772A的應用環境，合適地選擇低頻頻譜或高頻鏡像。如果保留高頻鏡像，輸出信號頻率提高了2倍，頻譜結構沒有變化，起到了上變頻的作用。

　　AD9772A的FIR濾波器采用43階對稱濾波器實現，阻帶可以達到73 dB的衰減。如果系統需要在寬帶內獲得更高的動態范圍，AD9772A必須工作在基帶方式下，相應的管腳MOD0＝gnd，FIR內插濾波器表現為低通特性，輸入數據頻譜到第一個鏡像頻譜的距離增加，有利于模擬低通濾波器的設計。基帶模式下使用“零填充”，相應的管腳MOD1＝Vcc，雖然頻譜的通帶更加平坦，但是無雜散動態范圍（SFDR）減小，阻帶抑制不夠，信噪比（SNR）減小。AD9772A工作在中頻模式下時，MOD0＝Vcc，FIR內插濾波器表現為高通特性，當中頻超過輸入數據速率，必須使用“零填充”，增加通帶的范圍。

　　輸入時鐘經過信號產生和控制模塊送給各個功能子模塊，輸入數據經過一級鎖存，進入2倍內插濾波器和“零填充”，增加了DAC的更新速度，使后繼電路容易設計，內插和填充后的數據送入模數轉換器，完成數字信號到模擬信號的變換。

       2　AD9772A在WCDMA發送電路中的應用

　　WCDMA（寬帶碼分多址）系統基站發送物理信道多，數據動態范圍較大，AD9772A提供了14位輸入管腳、0．1dB的帶內波動、73dB的帶外衰減和高達74dB的SFDR，通過與模擬低通濾波器的配合，能夠獲得失真和噪聲性能很好的基帶模擬信號，可以滿足基帶發射性能指標。AD9772A應用時，應該從系統的角度設計AD9772A的參數，這些參數包括：輸入數據速率、時鐘頻率、復位信號、鎖相環路、模式配置、分頻比和參考電阻等。圖4是WCDMA基站部分發送電路功能框圖。

　　2.1 電路設計

       為了獲得“干凈”的基帶信號，做印刷電路板（PCB）時，模擬電路部分和數字電路部分盡量集中，不能交叉布線。而AD9772A輸入是數字信號，輸出是模擬信號，芯片中同時存在數字電壓、數字地、模擬電壓和模擬地，芯片各個功能模塊由不同電源供電，對這些信號處理時，要遵循以下原則：片內鎖相環路工作時，PLLVDD＝CLKVDD＝3．1V～3．5V；DVDD1－2＝CLKVDD±0．3V。

　　數模轉換部分受電源紋波的影響較大，經過穩壓器的電源一定要濾掉電源紋波后才可以加到DAC的5個電源輸入管腳。一般的措施是電源和相應地之間加幾個不等值的濾波電容，濾掉不同頻率的紋波。

       2.2 輸入數據速率和時鐘頻率

　　AD9772A的輸入數據和時鐘不僅僅要滿足工作時序的要求，同時要根據后繼電路設計參數以及系統要求的一些參數來決定。對于WCDMA的BTS（基站）基帶發送電路來說，電路板上共有4類時鐘資源，3．84 MHz，7．68 MHz，15．36 MHz，30．72 MHz。從頻域看，內插濾波器的輸出是以DAC頻率為周期頻譜，π的位置是時鐘頻率，且DAC頻率為時鐘頻率的2倍，擴頻信號的帶寬為3．84 MHz。DAC輸出信號經過寬帶運算放大器和模擬低通濾波器送給模擬調制模塊。為了盡可能保留基帶譜和有效抑制帶外頻譜，模擬低通濾波器選用SCLF－5。SCLF－5的通帶截止頻率是5 MHz，3 dB帶寬5．8 MHz，8 MHz～10 MHz內只能達到大于20 dB的衰減，10 MHz～200 MHz內可以達到大于40 dB的衰減，BTS基帶發送擴頻信號的帶寬是5 MHz。根據以上參數，選擇時鐘頻率為15．36MHz。

      2.3 內插濾波器對輸入數據的要求

　　輸入數據的動態范圍不夠時，例如，BPSK調制系統中，信號線、高電壓和地三種資源如何分配到AD9772A的14位輸入管腳，對重構模擬信號的周期頻譜影響很大。主要原因是內插時，內插濾波器能否插出準確的值。當輸入數據的最大值接近16383時，對兩個輸入數據最大值之間的插值就不能夠通過內插濾波器得到，內插出現錯誤，重構信號頻譜如圖5所示。

　　上述仿真是在采樣速率為15．36 MHz，信號帶寬4．08 MHz的條件下獲得的。第一個仿真圖是輸入數據的最大值太大時，輸出信號的頻譜。很顯然，在周期頻譜之間存在很大的能量譜，這部分譜經過模擬低通濾波器濾不掉，導致系統性能下降。第二個仿真圖是輸入數據的最大值適中時，輸出信號的頻譜，符合要求，模擬低通濾波器可以將基帶譜提取出來。根據仿真結 果，輸入數據沒有豐富的動態范圍時，要使其輸入數據集中在中值附近，上下波動是最大值的1／4。

       3　結束語

　　AD9772A最高支持160MSPS的數模轉換速率，提供了寬廣的動態輸入范圍，特別適合應用在寬帶通信系統中。AD9772A采用48管腳的低四方扁平封裝（LQFP），工業級溫度系數，占用印刷電路板空間小，適應環境能力強。

　　AD9772A可以直接處理低中頻信號，在軟件無線電方面也有一定的應用。