1 引言
動態信號分析儀在電子測量領域中稱為頻域中的“射頻萬用表”，可見其重要性和寬泛應用。動態信號分析是將時域信號轉化為頻域進行處理，一般要求使用時窗技術，如快速傅氏變換(FFT）、離散傅氏變換(DFT)等。如果采樣點為N，直接DFT運算需要N2次乘法操作，需用大量運算時間。而FFT運算可將運算減少到（N/2)log2N次乘法，因此，FFT成為動態信號分析的核心算法。
這里提出一種基于TMS320F2812的便攜式動態信號分析儀設計方案，以數字信號處理為基礎，利用數字信號處理器強大的數據處理能力分析所采集的信號，優化動態信號的FFT算法．從而實現對各頻率成份和功率譜的計算分析以及失真度的測量，其分析結果在液晶顯示器(LCD)上顯示。
2 動態信號分析原理
動態信號分析方法有時域分析法、頻域分析法等。其中頻域法最適合動態信號分析FFT算法。該系統采用FFT算法．其本質是DFT的快速算法。FFT算法是將長序列DFT根據其對稱性和周期性分解為短序列的DFT之和。N點的DFT先分解為2個N/2點的DFT，每個N／2點的DFT又分解為N／4點的DFT。最小變換的點數即所謂FFT的“基數”。因此，基數為2的DFT最小變換是2點DFT(或稱蝶形運算)。在基數為2的N點FFT中，設N=2，則總共可分成M級運算，每級中有(N／2)log2N個蝶算，則N點FFT總共有(N／2)log2N個蝶算，1個蝶算只需一個復數乘法對N點FFT需計算(N/2)log2N個復數乘法、(N／2)log2N個復數加法。一般來說，FFT比DFT運算量要小得多,N點的FFT需做(N／2)log2N次乘法運算，而N點DFT需要做／N2次乘法運算，由此看來N點DFT運算量大約是FFT的2N/log2N倍，分析動態信號頻率成份，首先以采樣頻率fs采樣N點(N=2M)，經快速傅立葉變換得到其頻譜。
由譜分辨率F=fs／N，如果保持采樣點數N不變，提高其分辨率(F減小)，必須降低采樣頻率，采樣頻率的降低會引起譜分析范圍的減少。如果保持fs不變，為提高頻率分辨率，可增加采樣點數N，因為NT=Tp,T=fs-1，只有增加對信號的觀察時間Tp，才能增加N。Tp和N可以按照
的條件選擇。
3 系統硬件電路設計
便攜式動態信號分析儀的硬件結構圖如圖1所示。被檢測輸入信號經以運算放大器LM358為核心的調理電路后送至TMS320F2812 DSP內部自帶的12位A／D轉換器采樣后，其數字輸出信號送至DSP內核處理單元進行FFT處理。經過DSP運算處理后，實現各分量頻率值和功率值的計算，信號失真度的計算和周期信號的檢測，其分析結果由屏幕式LCD顯示。鍵盤采用鍵盤查詢方式中斷處理，實現各種工作模式和顯示界面的切換。
3.1 調理電路
在設計調理電路時，由于要將被采樣信號的電壓幅度調理到A／D轉換器所能接收的范圍內并濾除高頻噪聲信號，因此采用級聯方式。其中第一級選擇高精度集成運算放大器LM358組成電壓跟隨器，具有隔離作用；而第二級放大電路實現信號的比例放大和低通濾波，如圖2所示。圖2中運算放大器LM358構成反向比例放大電路，Ui是經第一級電壓跟隨器隔離后的電壓信號,R1、R3構成反向比例電路，將輸入信號按比例縮小4.7倍，C3、R3構成RC低通濾波網絡，其電路截止頻率f=1/2πR3C3=1/2π×1 kΩ×0.01 μF=15 923 Hz，符合設計要求(其信號頻率范圍0～10 000 Hz)。引腳7和引腳4分別接一只0.1μF的瓷片電容，用于濾除高頻。為了減少失調電流，引腳3接R2(其阻值約為R1和R3的并聯電阻)；輸出信號U0送至第三級加法電路。第三級加法電路可將信號升高0 V以上，滿足A／D轉換需求(該系統采用TMS320F2812內部自帶A／D轉換器)。調理完成后送至DSP進行數字信號處理。
3.2 系統控制單元
系統控制單元采用32位定點數字信號處理器TMS320F2812。該器件采用高性能的靜態CMOS技術，主頻達150 MHz，使得指令周期縮短6.67 ns，從而提高控制器的實時控制能力。其高性能32位CPU，單周期32x32乘法累加運算操作特性，能夠完成64位的數據處理，實現高精度的處理任務。高效的代碼轉換功能(支持C/C++和匯編)并與TMS320F24x／LF240x程序代碼兼容。片內存儲器資源包括：片內128 K×16位的Flash，128 K×16位ROM，18 K×16位的SARAM，1 Kxl6位一次可編程的存儲器OTP。片上Flash／ROM具有可編程加密特性，便于現場軟件升級。TMS320F2812帶有128位保護密碼，防止非法用戶通過JTAG仿真接口查看Flash/OTP/L0/L1的內容，訪問外設和裝載某些不合法的軟件，保證相關數據的安全性。A/D轉換器有16個通道，可配置成2個獨立的8通道模塊，便于服務事件管理器A和事件管理器B。這2個獨立的8通道模塊可級聯成一個16通道的模塊。A／D轉換器雖具有豐富的輸入通道和2個排序器，但只有1個轉換器。2個8通道模塊自動排序轉換，通過多路開關選擇任意一個8通道模塊。在級聯模式下自動排序器作為一個16通道的排序器。每個排序器一旦轉換完成，就將所選擇通道的值存儲在各自的ADCRESULT寄存器中。自動排序允許對同一通道多次轉換，允許用戶使用過采樣算法，相對傳統單次采樣轉換，這將提高結果的精度。
為了獲得規定的A／D轉換器精度，須采用正確的線路板布局。為了獲得最佳效果，引腳ADCINxx要盡量遠離數字信號線，可最大程度地消除數字電路中開關噪聲與A／D轉換器輸入之間的耦合；同時，A／D模塊的電源引腳與數字電源之間需采用適當隔離。
3．3 顯示模塊LCD
CMl2864-10是一種圖形點陣液晶顯示器，它主要由行驅動器/列驅動器及格128x64全點陣液晶顯示器組成，可實現顯示圖形以及8×4個漢字(16×16點陣)。LCD與DSp的接口電路如圖3所示，由于TMS320F2812DSP是低功耗設計，所有的數字輸入都與TTL兼容，所有輸出都是3.3 V CMOS電平，不能接收5 V輸入，而顯示模塊LCD接口為5 V的輸入輸出，所以在實際應用時還需電平轉換器SN74ALVCl64245。
4 系統軟件設計
系統軟件包括主程序，捕獲中斷服務子程序，T1的周期中斷服務子程序、A/D轉換中斷服務程序，FFT運算子程序和LCD顯示子程序。主程序主要完成系統初始化，包括CPU、PIE寄存器、PIE中斷向量表、LCD液晶屏，A/D轉換器初始化等，以及查詢工作模式設定。根據不同的工作模式進入相應的服務子程序，其主程序流程如圖4所示。
設置兩個斷點，當程序執行到斷點時，觀察接收數據和顯示圖像。運行到第一個斷點處，A/D采樣完成，此時可設置圖像觀察A/D采樣的結果(即顯示Ad_data1數組)；運行到第二個斷點處，FFT變換完成，可設置圖像觀察FFT變換后沒有取模時的結果(即顯示ipcb數組)；繼續運行程序，停止運行后，程序會停在循環語句處，同樣可設置圖像觀察取模后的結果，即顯示mod數組，圖5從上至下分別為1 024點的Ad_datal數組，ipcb數組，mod數組的圖像顯示，其中，橫坐標是采樣點數．縱坐標是信號幅度。
5 結論
針對頻譜分析。設計基于TMS320F2812 DSP動態信號分析儀．并在此基礎上采用一系列數據處理措施實現實數的FFT變換。對于動態信號分析，A／D的采樣速率決定處理信號的頻率為20 kHz以下．在分析頻譜前需估計信號頻率范圍估計，然后調整采樣速率保證1 024點能夠采樣一個以上的周期．同時還要滿足香農采樣定理。該系統采用TMS320F2812DSP控制，外圍電路少，系統穩定，功能強，操作方便，低成本．具有廣泛使用價值。