基于CMSIS標準的ARM Cortex-M3應用軟件開發
摘要： CMSIS是獨立于供應商的Cortex-M處理器系列硬件抽象層，為芯片廠商和中間件供應商提供了連續的、簡單的處理器軟件接口，簡化了軟件復用，降低了Cortex-M3上操作系統的移植難度，并縮短了新入門的微控制器開發者的學習時間和新產品的上市時間。
Abstract：
Key words :
ARM公司于2008年11月12日發布了arm Cortex微控制器軟件接口標準(CMSIS：Cortex Microcon-troller Software InteRFace Standard)。CMSIS是獨立于供應商的Cortex-M處理器系列硬件抽象層，為芯片廠商和中間件供應商提供了連續的、簡單的處理器軟件接口，簡化了軟件復用，降低了Cortex-M3上操作系統的移植難度，并縮短了新入門的微控制器開發者的學習時間和新產品的上市時間。
根據近期的調查研究，軟件開發已經被嵌入式行業公認為最主要的開發成本。圖1為近年來軟件開發與硬件開發成本對比圖。因此，ARM與Atmel、IAR、Keil、hami-nary Micro、Micrium、NXP、SEGGER和ST等諸多芯片和軟件廠商合作，將所有Cortex芯片廠商產品的軟件接口標準化，制定了CMSIS標準。此舉意在降低軟件開發成本，尤其針對新設備項目開發，或者將已有軟件移植到其他芯片廠商提供的基于Cortex處理器的微控制器的情況。有了該標準，芯片廠商就能夠將他們的資源專注于產品外設特性的差異化，并且消除對微控制器進行編程時需要維持的不同的、互相不兼容的標準的需求，從而達到降低開發成本的目的。
1 基于CMSIS標準的軟件架構
如圖2所示，基于CMSIS標準的軟件架構主要分為以下4層：用戶應用層、操作系統及中間件接口層、CMSIS層、硬件寄存器層。其中CMSIS層起著承上啟下的作用：一方面該層對硬件寄存器層進行統一實現，屏蔽了不同廠商對Cortex-M系列微處理器核內外設寄存器的不同定義；另一方面又向上層的操作系統及中間件接口層和應用層提供接口，簡化了應用程序開發難度，使開發人員能夠在完全透明的情況下進行應用程序開發。也正是如此，CMSIS層的實現相對復雜。
CMSIS層主要分為3部分。
①核內外設訪問層(CPAL)：由ARM負責實現。包括對寄存器地址的定義，對核寄存器、NVIC、調試子系統的訪問接口定義以及對特殊用途寄存器的訪問接口(如CONTROL和xPSR)定義。由于對特殊寄存器的訪問以內聯方式定義，所以arm針對不同的編譯器統一用_INLINE來屏蔽差異。該層定義的接口函數均是可重入的。
②中間件訪問層(MWAL)：由arm負責實現，但芯片廠商需要針對所生產的設備特性對該層進行更新。該層主要負責定義一些中間件訪問的API函數，例如為TCP／IP協議棧、SD／MMC、USB協議以及實時操作系統的訪問與調試提供標準軟件接口。該層在1．1標準中尚未實現。
③設備外設訪問層(DPAL)：由芯片廠商負責實現。該層的實現與CPAL類似，負責對硬件寄存器地址以及外設訪問接口進行定義。該層可調用CPAL層提供的接口函數，同時根據設備特性對異常向量表進行擴展，以處理相應外設的中斷請求。
2 CMSIS規范
(1)文件結構
CMSIS的文件結構如圖3所示(以STM32為例)。其中stdint．h包括對8位、16位、32位等類型指示符的定義，主要用來屏蔽不同編譯器之前的差異。core_cm3．h和core_cm3．C中包括Cortex_M3核的全局變量聲明和定義，并定義一些靜態功能函數。system_<device>．h和system_<device>．c(即圖3中的system_stm32．h和system_stm32．c)是不同芯片廠商定義的系統初始化函數SystemInit()，以及一些指示時鐘的變量(如SystemFre-quency)。<device>．h(即圖3中的stm32．h)是提供給應用程序的頭文件，它包含core_cm3．h和system_<device>．h，定義了與特定芯片廠商相關的寄存器以及各中斷異常號，并可定制M3核中的特殊設備，如MCU、中斷優先級位數以及SysTick時鐘配置。雖然CMSIS提供的文件很多，但在應用程序中只需包含<device．>h。
(2)工具鏈
CMSIS支持目前嵌入式開發的三大主流工具鏈，即ARM ReakView(armcc)、IAR EWARM(iccarm)以及GNU工具鏈(gcc)。通過在core_cm3．C中的如下定義，來屏蔽一些編譯器內置關鍵字的差異。
這樣，CPAL中的功能函數就可以被定義成靜態內聯類型(static_INLINE)，實現編譯優化。
(3)中斷異常
CMSIS對異常和中斷標識符、中斷處理函數名以及中斷向量異常號都有嚴格的要求。異常和中斷標識符需加后綴_IRQn，系統異常向量號必須為負值，而設備的中斷向量號是從0開始遞增，具體的定義如下所示(以STM32為例)：
CMSIS對系統異常處理函數以及普通的中斷處理函數名的定義也有所不同。系統異常處理函數名需加后綴_Handler，而普通中斷處理函數名則加后綴_IRQHandler。這些異常中斷處理函數被定義為weak屬性，以便在其他的文件中重新實現時不出現重復定義的錯誤。這些處理函數的地址用來填充中斷異常向量表，并在啟動代碼中給以聲明，例如：NMI_Handler、MemManage_Handler、SysTick_Handler、WWDG_IRQHandler等。
(4)數據類型
CMSIS對數據類型的定義是在stdint．h中完成的，對核寄存器結構體的定義是在core_cm3．h中完成的，寄存器的訪問權限是通過相應的標識來指示的。CMSIS定義以下3種標識符來指定訪問權限：_I(volatile const)、_O(volatile)和_IO(volatile)。其中_I用來指定只讀權限，_O指定只寫權限，_IO指定讀寫權限。
(5)調 試
嵌入式軟件開發中的一個基本需求就是能通過終端來輸出調試信息，一般可通過2種方式實現：一種是使用串口線連接板上的UART和PC上的COM口，通過PC上的超級終端來查看調試信息；另一種則是采用半主機機制，但有可能不被所用的工具鏈支持。基于Cortex-M3核的軟件調試突破了這樣的限制，Cortex-M3內核提供了一個ITM(Instrumentation Trace Macrocell)接口，通過SWV(Serial Wire Viewer)可調試由SWO引腳接收到的ITM數據。ITM實現了32個通用的數據通道，基于這樣的實現，CMSIS規定用通道0作為終端來輸出調試信息，通道31用于操作系統的輸出調試(特權模式訪問)。在core_cm3．h中定義了ITM_SendChar()函數，因此可通過調用該函數來重寫fputc，以在應用程序中通過printf打印調試信息，并可通過ITM Viewer查看這些調試信息。有了這樣的實現，嵌入式軟件開發者就可以在不配置串口和使用終端調試軟件的情況下輸出調試信息，在一定程度上減少了工作量。
(6)安全機制
在嵌入式軟件開發過程中，代碼的安全性和健壯性一直是開發人員所關注的，因此CMSIS在這方面也作出了努力，所有的CMSIS代碼都基于MISRA-C2004(Motor Industry Software Reliability Association forthe C programming language)標準。MIRSA-C 2004制定了一系列安全機制用來保證驅動層軟件的安全性，是嵌入式行業都應遵循的標準。對于不符合MISRA標準的，編譯器會提示錯誤或警告，這主要取決于開發者所使用的工具鏈。
3 基于CMSIS標準的代碼實現
CMSIS降低了代碼開發的難度，為了更好地詮釋這一點，下面以一個基于STM32微處理器的簡單例子來說明。代碼實現如下：
可以看到用戶程序中僅需短短的幾行代碼就實現了定時器的功能，每隔1 S報數1次，并可通過ITM窗口查看輸出的調試信息。其中SystemInit()用來初始化時鐘，SysTick_Config()用來配置系統定時器，而SysTick_Han-dler()用來處理系統時鐘異常，該異常每1 ms發生1次。由于重寫了fputc()，所以可通過printf()函數將調試信息打印到ITM窗口上，輸出結果如圖4所示。
結 語
本文闡述了基于CMSIS標準的軟件架構、規范，并通過一個實例更加清晰地解讀了CMSIS作為一個新的基于Cortex-M核處理器系列的軟件開發標準所具有的巨大潛力。它不僅降低了軟件開發的難度，更減少了軟件開發的成本。因此，工程師盡早掌握CMSIS標準，對進行基于Cortex-M3處理器的軟件開發會大有幫助。
此內容為AET網站原創，未經授權禁止轉載。