2014年11月6號(hào)，北京——Altera公司(Nasdaq: ALTR)今天宣布，使用MathWorks的業(yè)界標(biāo)準(zhǔn)工作流程，為其基于ARM的SoC提供新支持。MathWorks2014b版包括了適用于Altera SoC的自動(dòng)、高度集成、基于模型設(shè)計(jì)的設(shè)計(jì)工作流程。設(shè)計(jì)人員使用這一流程可以在高級(jí)編程環(huán)境中加速Altera SoC中的算法設(shè)計(jì)，節(jié)省了數(shù)星期的開發(fā)時(shí)間。

MathWorks信號(hào)處理應(yīng)用資深策略師Ken Karnofsky說：“今天的發(fā)布極大的拓展了我們與Altera的合作，使我們的客戶能夠迅速方便的采用Altera SoC帶來的性能和系統(tǒng)級(jí)優(yōu)勢(shì)。工程師現(xiàn)在擁有了非常自動(dòng)化的SoC工作流程，在MATLAB和Simulink中對(duì)算法建模，采用系統(tǒng)測(cè)試臺(tái)進(jìn)行仿真，劃分硬件和軟件子系統(tǒng)，生成C和HDL代碼，通過Altera設(shè)計(jì)工具和開發(fā)套件進(jìn)行原型開發(fā)。”

利用高度集成的硬件和軟件工作流程，編程人員面向集成在Altera SoC FPGA中的FPGA和ARM處理器進(jìn)行算法仿真、原型開發(fā)、驗(yàn)證和實(shí)現(xiàn)。設(shè)計(jì)流程自動(dòng)生成FPGA、處理器系統(tǒng)和軟件驅(qū)動(dòng)之間的接口。MathWorks在兩款代碼生成產(chǎn)品中支持Altera SoC ——HDL Coder™和嵌入式Coder®工具。在單一開發(fā)環(huán)境下，工程師使用HDL編碼器產(chǎn)生定制IP內(nèi)核，配置SoC的可編程邏輯部分，而嵌入式編碼器用于生成運(yùn)行在基于ARM硬核處理器系統(tǒng)上的C/C++代碼。 

在面向Altera SoC的基于模型設(shè)計(jì)的環(huán)境下，設(shè)計(jì)人員可以繼續(xù)使用熟悉的設(shè)計(jì)環(huán)境來加速設(shè)計(jì)過程，但不需要成為經(jīng)驗(yàn)豐富的硬件工程師。設(shè)計(jì)人員采用Altera SoC能夠加速器件中FPGA部分的算法，而同時(shí)在ARM處理器中運(yùn)行設(shè)計(jì)的其他部分。2014b版包括對(duì)Altera低成本Cyclone® V SoC的自動(dòng)支持，支持Cyclone V SoC開發(fā)板自動(dòng)編程。

Altera嵌入式軟件市場(chǎng)總監(jiān)Joerg Bertholdt評(píng)論說：“我們非常高興MathWorks能夠?yàn)槲覀兊腟oC提供這一新款設(shè)計(jì)支持。我們SoC有牢固的基礎(chǔ)，基于優(yōu)異的體系結(jié)構(gòu)、業(yè)界標(biāo)準(zhǔn)開發(fā)工具和眾多的操作系統(tǒng)支持。MathWorks提供的基于模型設(shè)計(jì)的流程加入到我們的SoC生態(tài)系統(tǒng)中，方便了設(shè)計(jì)人員的使用，使他們受益于這類器件帶來的高性能和低功耗。”