隨著無線通信技術的飛速發展，3G/4G系統傳輸的信號具有寬頻帶、高峰均比的特點^[1]。這對射頻功率放大器(PA)的設計提出了更高的要求。由于射頻功率放大器固有的非線性和記憶效應，信號經過放大后，不僅會產生嚴重的帶內失真和帶外頻譜擴展，還會增大通信系統誤碼率，干擾鄰近信道^[2]。作為寬帶無線移動通信系統中不可缺少的關鍵器件，線性化技術的實現既能保證功率放大器的高效率，又能滿足寬帶無線通信系統對其線性度的高要求^[3-5]。數字預失真作為最有效的射頻功率放大器線性化技術之一，憑借對消效果明顯、性能穩定、處理信號頻帶寬、生產成本較低等優勢，廣泛應用于無線通信系統基站中。

1 硬件設計

        系統硬件部分采用模塊化的設計思想，主要包括射頻和數字兩部分。其中，射頻部分主要完成上下變頻、濾波、功率放大等，數字部分主要完成ADC、DAC、基帶處理、CFR、DPD等。系統框架如圖1所示。其中，DPD(OP4400)作為整個系統的核心部分，本文對其進行重點描述。

1.1 OP4400的特點

        Optichron公司推出的數字預失真OP4400系列產品使用其獨有的非線性數字信號處理技術，用以消除射頻功率放大器非線性失真^[6]。OP4400采用獨立的DPD裝置，無需外置處理器，且無需任何算法編程；采用緊湊式設計，較小封裝(169引腳14 mm×14 mm BGA)；可工作溫度范圍為-40 ℃～+85 ℃，符合有害物質限用指令(RoHS)。

        OP4400處理信號帶寬高達30 MHz，數據速率85 MS/s、125 MS/s、205 MS/s可選，數據接口支持LVCMOS和LVDS標準接口；預失真處理跟信號調制方式無關，并且可與Doherty高效率功放聯合使用；支持實中頻（real IF）、單邊帶（SSB）、零中頻（ZIF）架構，框架如圖2～圖4所示。

        OP4400支持實數中頻輸出。預失真引擎輸出I/Q信號后，將采樣率內插4倍，通過數字低通濾波器（LPF）進行濾波，并通過搬頻轉換為實信號輸出給DAC芯片。此種架構允許處理預失真信號帶寬達到102.5 MHz，實信號頻率可達150 MHz。另外，發射鏈路和反饋鏈路可以共用本振。

        單邊帶（SSB）架構與實中頻架構相似，只是其中頻信號由 DAC產生。SSB主要優點：在混頻器輸出端，本振泄露和不必要鏡像會得到30 dB以上的抑制，可以降低后端帶通濾波器(BPF)設計要求。SSB需要雙路DAC，并且DAC內部需要支持內插及搬頻。另外，發射鏈路和反饋鏈路也可以共用本振。

        零中頻（ZIF）與SSB架構相似，不同點是DAC不需要搬頻，只需要輸出零頻信號。ZIF主要優點：降低BPF設計要求，節省成本；頻率可以靈活改變，只要簡單修改本振LO頻率。缺點：本振泄露和不必要鏡像在帶內并且不能被濾除，因此要求I/Q非常均衡。

        ZIF架構反饋鏈路不能與發射鏈路共用本振，因為反饋鏈路采用實中頻信號，中心頻點一般設置為0.75 Fs。

        綜上所述，3種架構各有優缺點，考慮到系統的實現難度及復雜度，本文采用SSB架構。

1.2 OP4400數據接口

        OP4400數據接口主要有3個，分別為主信號輸入接口、輸出接口和反饋信號輸入接口。3個接口都支持LVCMOS和LVDS電平標準，采用二進制補碼格式，16 bit位寬，并且每個接口都有同步隨路時鐘。

        主信號輸入/輸出接口由I/Q 2路16 bit LVCMOS標準接口和1路16-bit LVDS標準的DDR接口組成。反饋輸入接口由1路16 bit LVCMOS標準接口和1路16 bit LVDS標準的SDR接口組成。數據接口采用高端對齊，假設輸入數據位寬只有14 bit，則數據總線最低2位拉低。另外，輸入接口的數據速率必須是系統核時鐘的整數分頻比。假設核時鐘為100 MHz，則輸入數據速率為100 MS/s、50 MS/s、25 MS/s或者12.5 MS/s，分別對應內插因子1x、2x、4x或者8x。最高數據速率可達到205 MS/s。

1.3 OP4400時鐘系統設計

        圖5是一個典型的OP4400時鐘系統參考設計。主信號輸入接口隨路時鐘由基帶處理器提供，反饋輸入接口時鐘由反饋ADC提供。輸出接口隨路時鐘由OP4400內部產生，作為外部DAC數據同步時鐘。另外，OP4400還需要系統核參考時鐘，由時鐘芯片提供。

1.4 OP4400電源設計

        OP4400 I/O電源供給為3.3 V，核電壓大小與速率和封裝有關，如表1所示。I/O接口LVCMOS和LVDS分開供電，為了省電，沒用到的接口相關電源管腳可以懸空。上電順序為核電壓先于I/O電壓，而下電順序沒有要求。

2 軟件設計

        OP4400提供豐富的接口函數及相關的狀態寄存器供用戶調用及查詢。其內部控制器是一個有限狀態機，可通過SPI總線發送相關命令對其狀態進行查詢及切換。控制流程如圖6所示。

        (1)Boot：初始狀態，輸出到DAC數據接口都為0；并且從外掛Flash加載配置數據，對內部相關寄存器進行初始化。

        (2)Program_chip：加載預失真初始系數，輸出到DAC數據接口切換到正常模式。

        (3)Measure_1：測量整個信號環路延時。

        (4)Set_delays：設置鏈路延時值。

        (5)Measure_2：測量信號相關功率值。

        (6)Adapt_eq：線性均衡器，校正相位及幅度失真。

        (7)Adapt_#1： 初步校正PA非線性失真。

        (8)Adapt_#2： 精細校正PA非線性失真。

2.1 初始化操作

        在正常工作模式下，通過發送復位信號，OP4400內部控制器從外掛SPI ROM啟動，加載相關的寄存器配置，完成初始化操作。狀態機進入命令等待模式。

2.2 命令操作順序

        初始化之后，對OP4400有限狀態機的控制可通過發送命令來進行切換，而命令的操作則通過配置內部4個郵箱寄存器(MAILBOX0-3)實現。MAILBOX1和MAILBOX2用于傳送相關命令參數值，MAILBOX0用于傳送命令操作碼和附加的參數值。所有的命令參數值必須在寫操作碼之前配置好。MAILBOX0還包含命令執行狀態及相關錯誤指示。MAILBOX3為通信狀態寄存器。

        完成一條命令操作代碼如下：

BOOLEAN mailBOX_comand(int *command)

{

SPI_READ_REG(MAILBOX3); 

CHECK_REG(MAILBOX3,15); //等待MAILBOX準備好

SPI_WRITE_REG(MAILBOX1);

SPI_WRITE_REG(MAILBOX2);

SPI_WRITE_REG(MAILBOX0);//發送相關命令

CHECK_REG(MAILBOX3,15);//命令執行開始

CHECK_REG(MAILBOX3,15);//命令執行完成

CHECK_REG(MAILBOX0,0); //命令執行成功

return TURE;

}

        程序流程圖如圖7所示。

3 測試結果

        主要測試儀器：信號源選擇Agilent EC4438，頻譜儀選用安立MS2830，外加射頻電纜線、衰減器等。測試信號采用雙音信號，頻點設置為942 MHz，輸出總功率為50 dBm。圖8是對消前測試結果。

        圖9所示為對消后測試結果。可以看出，OP4400對消效果良好，IMD3≤-65 dBc，改善效果≥25 dB。

        本文充分研究了數字預失真芯片OP4400的內部結構及工作原理，并給出了相關的軟硬件設計。從實測結果中可以看出，OP4400對消效果明顯，處理信號頻帶寬，性能穩定。同時支持多種調制方式信號，修改部分配置及相關軟件就可以適應不同頻段、不同制式的射頻功率放大器的線性化處理。這種技術在3G/4G基站設計中有非常廣闊的應用前景。

參考文獻

[1] 楊小海.基于FPGA的射頻功放數字預失真技術平臺研究與實現[D].杭州：杭州電子科技大學，2010.

[2] 余平.寬帶射頻功率放大器反饋低采樣率數字預失真關鍵技術[D].成都：電子科技大學，2013.

[3] 馬國勝，楊鷺怡.基于LTM9003接收器在無線基站設計中的應用[J].電子測量與儀器學報，2009增刊：281-285.

[4] 邱岱，潘文生，卿朝進，等.預失真多合體功率放大器ACLR與反饋通道帶寬的關系[J].電子技術應用，2012，38(12)：90-93.

[5] KIM J，KONSTANTINOU K.Digital predistortion of wideband signals based on power amplifier model with memory[J].Electronics Letters，2001，37(23)：1417-1418.

[6] Optichron Inc..OP4400-datasheet-140[EB/OL].(2009)[2014].http://www.optichron.com.