高速長距離數據傳輸對總線要求比較高，常用的高速總線主要有HOTLink和低壓擺幅差分信號LVDS(Low Voltage Differential Signaling)，其中LVDS可以在差分PCB線對或平衡電纜上以幾百兆至幾千兆比特每秒的速率傳輸數字信號，在實際應用中較多^[1]。

        常用的LVDS傳輸介質有雙絞線和同軸電纜。比較而言，雙絞線具有抗干擾能力強、重量輕、易彎曲、易安裝、成本低等優點，同時還特別適用于互補信號的傳輸，其制造不需要特別的設備，裝配、焊接方便，竄擾小，這些為它的廣泛應用提供了有利條件^[2]。

        某型號飛行器的研制中，要求設備間通信速度達到176.947 2 Mb/s波特率，電纜由多對低頻連接器連接，總長度達104 m。但雙絞線是有損耗傳輸線，百米以上信號傳輸衰減比較嚴重，且低頻連接器阻抗不可調控，與電纜之間阻抗不連續，其耦合電容、漏電流、輻射等因素導致容易產生干擾信號。這些都成為了信號傳輸過程中的隱患。本文選用戈爾高性能屏蔽雙絞線作為傳輸介質，設計數據傳輸方案，并進行了關鍵性分析。

1 總體方案

1.1 數據傳輸模型

        數據傳輸模型如圖1所示，雙絞線的特性阻抗為100±10 OHMS，最大延遲是1.24 nSEC/FT，衰減特性為在100 MHz下衰減8 dB/100 FT。為了有效模擬設備電纜網，實現百米數據傳輸，實驗時雙絞線電纜由6段15 m、1段11 m和1段3 m的雙絞線組成，總長度設計為104 m(約341.2 FT)，中間有9對J14H系列連接器相連接。信號通過傳輸鏈路，最終由上位機進行數據分解。

1.2 系統硬件設計

        數據發送電路如圖2所示，接收電路如圖3所示，采用美國國家半導體推出的10位總線型LVDS應用芯片組SN65LV1023和SN65LV1224作為發送和接收芯片。該器件組進行數據串化時采用內嵌時鐘，可以有效避免因時鐘不嚴格同步而造成的數據傳輸錯誤問題。為了達到數據傳輸104 m的要求，在發送端加一片高速電纜驅動芯片CLC001，接收端加一片自適應電纜均衡芯片CLC014。CLC001可以增強雙絞線電纜的驅動能力，CLC014可以自適應地對不同長度電纜進行均衡，均衡長度從0 m到相當于信號在200 MHz時衰減40 dB的長度，即300 m的Belden 型同軸電纜或120 m的第五類未屏蔽雙絞線。

2 阻抗匹配分析

        信號反射的主要原因是線路中間阻抗不匹配。本設計中雙絞線特性阻抗為100 Ω，所以R1、R2的阻值選取50 Ω，而R3、R4、R5、R6的選取除了要遵循阻抗匹配的原則外，還應該考慮到輸出信號的電平，使得電纜可以發揮最好的均衡效果，設計中選取25 Ω。

        J14H系列連接器阻抗不可調控，導致傳輸線路阻抗不連續。而阻抗不連續機構的耦合電容、漏電流、輻射等因素導致容易產生干擾信號。所以傳輸系統可靠實現的關鍵是要確定干擾的影響能力并最大程度恢復數據波形。

3 雙絞線衰減分析

        設備間通信速度快，工作頻率在趨膚效應區，衰減與頻率的平方根和長度之積成正比^[3]。因此本文從頻率和長度兩方面進行測試與分析，在確保信號傳輸性能良好的情況下，最大限度提高系統傳輸距離。以下列出了其中3組標準碼型測試結果和1組非標準碼型測試結果。

3.1 標準碼型信號傳輸

        標準碼型數據中高低電平持續時間相等，如圖4～圖6所示，電纜發送端信號擺幅均使用700 mV。圖4中雙絞線長度為18 m，中間有3對連接器，信號傳輸頻率為14.745 6 MHz，雙絞線末端接收到的信號擺幅為600.6 mV，通過衰減公式計算得衰減約為1.33 dB；圖5中雙絞線為18 m，中間有3對連接器，信號傳輸頻率為88.473 6 MHz，雙絞線末端接收到的信號擺幅為481.25 mV，計算得衰減約為3.25 dB；圖6中雙絞線為104 m，中間有9對連接器，信號傳輸頻率為14.745 6 MHz，雙絞線末端接收到的信號擺幅為289 mV，計算得衰減約為7.68 dB。圖4和圖5說明了在傳輸距離一定時，信號衰減與信號頻率的平方根成正比；圖4和圖6說明了在信號頻率一定時，信號衰減與傳輸距離成正比。

        結合其他頻率和距離下的測試結果，繪制出頻率衰減特性曲線如圖7所示。測試表明，高頻信號衰減與信號頻率的平方根和傳輸距離之積依然成正比關系。

        很明顯，J14H系列低頻連接器并未對傳輸信號衰減造成明顯的影響，但是信號存在反射，當然這個反射不一定是由連接器產生的，也有可能是示波器本身或者其他因素造成的。為了獲得更理想的傳輸效果，應該盡量選用能夠支持高達千兆位以上數據傳輸率并且阻抗可以調控的連接器^[4]。

3.2 非標準碼型信號傳輸

        如果LVDS信號不經過編碼處理，則其傳輸時都是非標準碼型的，高低電平持續時間隨機。所以當接口頻率為14.745 6 MHz時，最小的數據脈沖有效頻率應該是14.745 6×6=88.473 6 MHz。由于衰減與頻率的平方根和距離之積成正比，可算得電纜最大衰減為7.5 dB/100 FT，所以341.2 FT電纜最大衰減即為25.5 dB。實驗中電纜發送端信號U_I為700 mV，根據衰減公式電纜發送端和接收端實測波形如圖8所示。從圖中可以看出，發送端信號約為700 mV，接收端信號最大衰減后約為37.5 mV，與理論值37 mV基本吻合。電纜的延遲時間理論值為1.24×341.2=423.088 ns，與實測432 ns相差也不大，考慮到電路板上存在著傳輸延遲以及其他因素，以上誤差在合理的范圍內。

4 均衡器的實現

        由圖8可知，電纜接收端信號碼型比較差，最小數據脈沖甚至越不過零點門限。雖然交流耦合網絡可以去除數字信號中由前級產生的直流偏置分量，使得波形的高低電平偏移相等，但是非標準碼型信號不均等的衰減使得部分數據脈沖無法越過零點門限。若單獨使用SN65LV1224，則會造成接收端解碼出現錯誤。

        因此必須對接收到的LVDS信號進行模擬均衡，本設計采用電纜均衡器芯片CLC014。經過測試，對于最大有效頻率為88.473 6 MHz時衰減25.5 dB的信號，通過均衡器后波形恢復比較理想。如圖9所示，波形1為電纜接收端信號波形，波形2為CLC014輸出信號波形。可以看出，均衡器輸出擺幅為200 mV。CLC014是電流型輸出，輸出電流大約10 mA，所以均衡器輸出信號幅值大小與均衡器端接負載有關^[5]。由于CLC014與SN65LV1224之間為交流耦合，所以交流阻抗可以等效看成是多個負載電阻的并聯，即R10//(R8//R9)//(R7/2)=75//55//50=19.4 Ω，則輸出端電壓值為19.4×10=194 mV，與實測的200 mV基本吻合，符合SN65LV1224的門限電壓。因此均衡后的LVDS信號可以通過解串器正確解碼。

5 測試

        對系統進行高溫60℃和低溫-40℃環境下的傳輸測試，數據幀格式如圖10所示。1～250字節為遞加數，251～254字節為幀計數，255～256字節為同步字。將設備及電纜放入恒溫箱內，保溫2 h后啟動設備通電工作，傳輸滿4 GB數據時斷電，并通過上位機測試軟件對記錄的4 GB數據進行分解，得出數據分析報告。經過多次高低溫循環測試，結果表明，數據傳輸104 m時誤碼率小于10^-9。

        本數據傳輸系統的設計中使用了多對低頻連接器，雖然存在信號的反射，但這并不影響LVDS信號的傳輸。對于工作在趨膚效應區的高頻信號，其衰減與頻率的平方根和傳輸距離之積依然成正比關系。電纜均衡器CLC014可以對高速長距離傳輸的LVDS非標準碼型信號進行自適應補償，改善信號因傳輸線路不均等引起衰減而越不過零點門限的情況。該系統已經通過溫度循環試驗、高低溫試驗等，傳輸可靠，性能穩定，能夠滿足某型號飛行器數據傳輸的需求，現已投入正式使用。

參考文獻

[1] 楊雷，龍哲仁，盧繼華，等.LVDS高速并口通信協議設計[J].電子技術應用，2013，39（3）：119-122.

[2] 管京周，李世平，陳世偉，等.雙絞線的基本概念及應用技巧[J].工業控制計算機，2005，18（4）：74-75.

[3] 霍華德·約翰遜.高速數字設計[M].北京：電子工業出版社，2010.

[4] GLISIC D．數百Mbps@數百米：擴展LVDS的傳輸距離[J].電子產品世界，2004（21）：123-124.

[5] 李建榮，張穎光.自適應電纜均衡器CLC014的原理與應用設計[J].電子技術應用，1999，25（3）：57-59.