現(xiàn)代雷達(dá)追求充分?jǐn)?shù)字化，A/D逐漸從中頻靠近射頻。隨著被采樣信號的帶寬越來越大，采樣率越來越高，系統(tǒng)對信號實時處理速率的要求也不斷提高。
    隨著現(xiàn)代信息的技術(shù)的快速發(fā)展，數(shù)據(jù)的采集和實時處理已經(jīng)廣泛應(yīng)用于雷達(dá)、遙感、地質(zhì)勘探等各個領(lǐng)域。參考文獻(xiàn)[1]中介紹了一種數(shù)字式雷達(dá)接收機(jī)的設(shè)計及其FPGA實現(xiàn)。該接收機(jī)利用ADC數(shù)/模轉(zhuǎn)換器進(jìn)行帶通采樣，之后完成I/Q兩路正交信號解調(diào)。參考文獻(xiàn)[2]中論述了帶通采樣技術(shù)在寬帶數(shù)字多速率、多模式、多通道軟件無線電中頻接收機(jī)中應(yīng)用的可行性，詳細(xì)分析了中頻頻率和采樣頻率的選取問題。參考文獻(xiàn)[3]中提出了一種基于帶通采樣定理的高速數(shù)據(jù)采集系統(tǒng)，完成了數(shù)據(jù)的采樣、傳輸、存儲和處理等功能，并且驗證了方案的可行性。參考文獻(xiàn)[4]中提出了數(shù)字振蕩器的多種方法實現(xiàn)，并對每個方法的性能進(jìn)行了對比。參考文獻(xiàn)[5]中介紹了一種將多相濾波結(jié)構(gòu)應(yīng)用于寬帶的級聯(lián)濾波器組，實現(xiàn)了任意插值和多相信道化。參考文獻(xiàn)[6]中介紹一種基于多相濾波的寬帶數(shù)字化接收機(jī)的設(shè)計及其FPGA實現(xiàn)。參考文獻(xiàn)[7]提出了濾波器在電子設(shè)備中的重要性，并介紹了多相濾波器的設(shè)計流程及仿真分析。
    本文首先利用帶通采樣定理對中頻信號進(jìn)行采集，使ADC更加靠近射頻；然后利用采樣頻率、中頻頻率和本振頻率的特殊關(guān)系改進(jìn)正交混頻結(jié)構(gòu)，使之資源使用量更少并且具有更大吞吐量；最后，利用上述的混頻結(jié)構(gòu)，濾波器采用多相抽取混頻濾波器結(jié)構(gòu)，節(jié)省了大量資源，并能達(dá)到很好的效果。
1 數(shù)字下變頻
    本文以一種寬帶雷達(dá)數(shù)字化接收機(jī)為例，對如何設(shè)計基于帶通采樣的數(shù)字下變頻及其FPGA實現(xiàn)進(jìn)行闡述，基本原理框圖如圖1所示。
    基于圖1的原理框圖，本文以輸入信號fIF模擬中頻f0=125 MHz、帶寬B=40 MHz為例進(jìn)行分析。該信號經(jīng)過AD采樣后，進(jìn)行數(shù)字下變頻處理。數(shù)/模轉(zhuǎn)換器件選擇TI公司的ADS5474，其最高的轉(zhuǎn)換速率可達(dá)到400 MS/s。
2 數(shù)字下變頻結(jié)構(gòu)分析與設(shè)計
2.1 帶通采樣定理
    對于一個高頻信號，采樣率的提高對信號采樣量化的信噪比的提高是很有利的。但是，在接收機(jī)設(shè)計中還需要綜合考慮ADC芯片的采樣速率、后續(xù)濾波器的設(shè)計以及后端對數(shù)據(jù)率的要求。
    基于以上問題，在本設(shè)計中考慮到DDS混頻時，對于數(shù)控振蕩器的設(shè)計，如果選定特殊采樣頻率，則會對截位誤差和幅度量化所帶來的雜散有良好的改善。先利用帶通采樣的方法(如圖1所示)將模擬輸入信號轉(zhuǎn)化為數(shù)字信號。在設(shè)計中輸入信號選取在中頻fIF與采樣頻率fs之間。對于一個給定的采樣頻率，由式(1)可以選取一個合適的中頻，在實際工程中，中頻的最大取值受ADC芯片的模擬帶寬的限制。
 
    值得注意的是，ADC芯片在轉(zhuǎn)換后輸出的數(shù)據(jù)是用二進(jìn)制數(shù)補(bǔ)碼進(jìn)行編碼。為了后續(xù)濾波處理，需要將其轉(zhuǎn)化為偏移二進(jìn)制[8]表示。
2.2 數(shù)控振蕩器
    數(shù)字下變頻是在ADC采樣完成后，包括正交混頻、抽取和濾波。其功能主要是將采集的中頻數(shù)字信號變換為基帶信號，降低數(shù)據(jù)的處理速率，這是整個系統(tǒng)中數(shù)據(jù)處理量最大的部分。

    根據(jù)以上公式得到數(shù)字濾波器結(jié)構(gòu)，如圖3所示。
    利用Noble恒等式可以將多抽樣率網(wǎng)絡(luò)中的抽樣變換結(jié)構(gòu)移到更有利的位置，結(jié)構(gòu)如圖4所示。
    本文中多相抽取濾波器結(jié)構(gòu)如圖5所示。

2.3.2 多相濾波器的設(shè)計
    根據(jù)以上多相濾波器的設(shè)計原理、系統(tǒng)要求及數(shù)控振蕩器得到的數(shù)據(jù)，濾波器參數(shù)如表1所示。

    多相抽取濾波器的FPGA實現(xiàn)中，有一個值得注意的問題是對數(shù)據(jù)溢出的處理。兩個定點數(shù)相加后得到的總和可能超出了存儲計算結(jié)果的寄存器的動態(tài)范圍，從而導(dǎo)致溢出。溢出的結(jié)果將導(dǎo)致嚴(yán)重的輸出失真，并且可能在濾波器輸出端造成較大的振幅震蕩。
    本文中對溢出的處理方案是：運(yùn)用模2k+M補(bǔ)碼編碼方案[9]，即先將符號位進(jìn)行擴(kuò)展，再進(jìn)行運(yùn)算。令M=2，即模2k+2補(bǔ)碼方式，就是將符號位進(jìn)行擴(kuò)展，將原來使用“0”和“1”表示正負(fù)轉(zhuǎn)換為用“00”和“11”分別表示正和負(fù)。接著再進(jìn)行FIR濾波處理后，就會避免了溢出情況。
3 仿真結(jié)果分析
3.1 Matlab仿真結(jié)果
    根據(jù)以上對系統(tǒng)各個組成部分的分析，用Matlab進(jìn)行仿真分析。其中輸入信號中頻率為125 MHz，中頻帶寬為40 MHz，時寬為10 ?滋s，采樣率為100 MHz，抽取因子為2，信號方式為LFM，則可得到圖6所示仿真結(jié)果。
    圖6(a)為輸入信號的時域波形及其頻域圖；圖6(b)為輸入信號進(jìn)行DDC下變頻、抽取濾波后，I路輸出的時域波形圖；圖6(c)為輸入信號進(jìn)行DDC下變頻、抽取濾波后，Q路輸出的時域波形圖。
    圖7為基于傳統(tǒng)濾波器設(shè)計的DDC與基于多相濾波器設(shè)計的DDC輸出信號頻譜的對比，可明顯看出兩種處理效果很相近。

3.2 FPGA實現(xiàn)測試結(jié)果
    本文采用Xilinx公司的Virtex-5系列XC5VSX95T芯片對傳統(tǒng)的混頻濾波設(shè)計和本文中設(shè)計的多相結(jié)構(gòu)下變頻分別進(jìn)行FPGA仿真，結(jié)果如表2所示。

    從表2可以看出，多相結(jié)構(gòu)大大減少了硬件資源的使用，提高了資源利用率。
    本文介紹了一種基于帶通采樣的數(shù)字下變頻的設(shè)計和實現(xiàn)，并做了以下改進(jìn)：(1)對帶通采樣中采樣頻率和中頻選取進(jìn)行分析，頻率選取更為合理，便于后續(xù)處理；(2)由采樣頻率和中頻的關(guān)系，對混頻結(jié)構(gòu)進(jìn)行改進(jìn)，混頻結(jié)果得到明顯改善；(3)由并行混頻結(jié)構(gòu)，文中采用多相抽取濾波器結(jié)構(gòu)，在確保效果的同時，使得資源利用率更高。該設(shè)計靈活、高效，有可行性，相關(guān)技術(shù)已應(yīng)用于某中頻寬帶雷達(dá)接收機(jī)中。
參考文獻(xiàn)
[1] MEIER J，KELLEY R，ISOM B M，et al.Leveraging software  defined radio techniques in multichannel digital weather radar receiver design[J].IEEE Transactions on Instrumentation and Measurement，2012，61(6)：1571-1582.
[2] 譚飛，姚遠(yuǎn)程，楊春，等．帶通采樣在數(shù)字多通道中頻接收機(jī)中的應(yīng)用[J].通信技術(shù)，2010，43(4)：1-3.
[3] 和小冬，丁麗.基于帶通采樣的高速數(shù)據(jù)采集系統(tǒng)設(shè)計[J]. 信息與電子工程，2010，8(3)：313-317.
[4] 王芳，劉奕.NCO在數(shù)字下變頻中的應(yīng)用與實現(xiàn)[J].中南林業(yè)科技大學(xué)學(xué)報，2009，29(3)：171-175.
[5] HARRIS F，DICK C，CHEN X，et al.Wideband 160-channel  polyphase filter bank cable TV channeliser[J].IET Signal Processing，2011，5(3)：325-332.
[6] 呂幼新，鄭立崗，王麗華.基于多相濾波的寬帶數(shù)字化接收機(jī)技術(shù)[J].電子科技大學(xué)學(xué)報，2003，32(2)：133-136.
[7] 何頌華，劉真．基于FPGA的多相濾波器設(shè)計[J].微計算機(jī)信息，2009，25(32)：24-26.
[8] MITRA S K.數(shù)字信號處理：基于計算機(jī)的方法(第四版)[M].余翔宇，譯.北京：電子工業(yè)出版社，2012.
[9] 劉杰.多二進(jìn)制數(shù)同步超前進(jìn)位相加符號和溢出性研究[J].昆明理工大學(xué)學(xué)報(理工版)，2004，29(5)：83-86.