擴頻時鐘(SSC)在電子系統(tǒng)中正越來越明顯。使用已知調(diào)制波對時鐘調(diào)頻會擴大時鐘的頻譜，以降低峰值頻譜功率。這種峰值功率電平下降是必須的，以滿足更嚴格的電磁干擾標準。為保證采用這種SSC技術的系統(tǒng)能夠正確運行，必須了解實際調(diào)制特點。

力科J-260抖動和定時分析軟件可以迅速簡便地從SSC波形中提取信息。在圖1中，我們使用時間周期的JitterTrack™ (曲線B)，查看時鐘周期隨時間變化。很明顯，調(diào)制的形狀是三角形。但是，測量結(jié)果中的高噪聲電平使得很難可靠地確定調(diào)制頻率。通過采用時間間隔誤差(TIE)的JitterTrack，可以簡便地、非常清楚地查看信號的瞬時相位變化。瞬時相位在調(diào)制頻率上還呈現(xiàn)出周期性特點，得到了可靠的頻率測量結(jié)果，如波形顯示格線下面的參數(shù)讀數(shù)所示。可以同時得到時鐘頻率和調(diào)制頻率的讀數(shù)。

TIE函數(shù)測量采集的波形邊沿相對于理想時鐘的時間差，可以視為時鐘信號瞬時頻率的一部分。由于時鐘使用三角波進行調(diào)頻，因此相位變化呈拋物線形狀。相位測量的累積特點導致噪聲電平較低。

可以應用快速傅立葉變換(FFT)，測量由于擴頻導致的峰值頻譜功率電平的有效下降程度。圖2顯示了這一測量的設置步驟。曲線B是采集的信號的FFT(上面的曲線)。我們使用FFT平均函數(shù)對FFT進行平均(曲線C)。我們對66.67 MHz的正常時鐘及擴頻時鐘都執(zhí)行這一過程。第一個測量存儲在其中一個示波器內(nèi)存中(曲線D)，并與第二個測量進行比較(曲線C)。

圖1 我們使用JitterTrack函數(shù)，考察擴頻時鐘調(diào)制特點。時間間隔誤差的JitterTrack讀取調(diào)制頻率。

在圖3中，兩個頻譜疊加在一個網(wǎng)格上，顯示由于擴頻導致的峰值功率電平下降。在本例中，兩者相差大約-7 dB。

盡管在配有抖動和定時分析選項的任何力科示波器上都可以進行這些測量，但J-260抖動分析軟件可以直接從前面板上進入這些測量，在進行關鍵定時測量時，明顯節(jié)約了設置時間和測量時間。

圖2 測量正常時鐘與SSC之間的相對功率差的設置圖。

圖3 比較正常時鐘與SS時鐘的峰值頻譜電平。