在整個MEMS生態(tài)系統(tǒng)中，MEMS封裝發(fā)展迅速，晶圓級和3D集成越來越重要。這篇文章中，我們分析了MEMS集成和封裝的現(xiàn)狀和未來發(fā)展趨勢。主要的趨勢是為低溫晶圓鍵合等單芯片集成開發(fā)出與CMOS兼容的MEMS制造工藝。另一個新趨勢是裸片疊層應用于低成本無鉛半導體封裝，這種技術可為量產(chǎn)帶來更低的成本和更小的引腳封裝。此外，3D集成使LCR passives成為可能。LCR passives嵌入封裝中使外部passives最小化并且為小引腳應用、晶圓鍵合、垂直內(nèi)封裝連接層和中介層提供便利。但是，MEMS 器件的CMOS和3D集成給建模、測試和可靠性帶來挑戰(zhàn)。

硅中介層和封裝集成

在一個疊層裸片或2.5D/3D封裝中硅中介層用來垂直連接兩個模。在微控制器和FPGA中，通常采用高引腳數(shù)量和高密度連接。這項技術以垂直硅通孔（TSVs）形式類似地被MEMS采用。

金屬基硅中介層通過DRIE刻蝕幾十到幾百微米的垂直溝槽，然后金屬化以制造垂直金屬導體。金屬和硅的熱膨脹系數(shù)錯配會導致很大的機械應力，應力會導致晶圓彎曲、翹曲，變脆而難于加工。

摻雜多晶硅是金屬TSV的替代技術，特別是應用于深度可達幾百微米的高深寬比MEMS TSV中。中介層面對的其它挑戰(zhàn)包括高器件密度下的熱傳遞，高能耗應用，缺少3D集成模擬建模的EDA仿真工具，組裝工藝可靠性以及如何獲得失效分析的信號等。

晶圓級封裝

MEMS晶圓級封裝的最終目的是沒有封裝。術語“無封裝（或者，硅封裝）”是指器件在晶圓加工的過程中完成封裝，而不必在晶圓切片后再進一步組裝。這樣做主要的優(yōu)勢是最小化器件尺寸，并且避免了高成本的傳統(tǒng)半導體組裝。這種封裝，器件裝有金屬襯墊以便后續(xù)測試和應用。

利用晶圓級封裝和其它微米技術，器件中可以包括帶有模擬接口電路的特定功能IC（ASIC），并結(jié)合一個或多個MEMS傳感器——一個完整的傳感器SOC。ASIC和MEMS可在同一晶圓或分開的晶圓上制造，然后鍵合在一起形成硅封裝。晶圓鍵合形成了密封保護，并在ASIC和MEMS之間形成電連接。這種形式中，ASIC晶圓可以包括TSV，以使電信號傳輸?shù)蒋B層的底部。金屬墊因此被置于疊層的底部，做為電探測以及測試和表面封裝的媒介。

晶圓鍵合必須是一個高產(chǎn)工藝，以保證一致的鍵合質(zhì)量和每一個獨立傳感器的密封。甚至最小的裂縫也會改變MEMS的內(nèi)部環(huán)境，這會導致傳感器信號的漂移。這些裂縫很難檢測，要想發(fā)現(xiàn)裂縫就需要破壞性實驗。所以，必須使用樣品測試和持續(xù)性的工藝檢測統(tǒng)計來保證鍵和質(zhì)量。

在背面，帶有襯墊的微小封裝需要高密度測試針，甚至需要在自動生產(chǎn)測試中使用MEMS探針。最終，器件尺寸和硅的脆性導致無法應用傳統(tǒng)半導體處理方法，例如重力送-吸-放式分類機。

功能的權(quán)衡

MEMS產(chǎn)業(yè)在過去幾年始終朝向一個器件包括10個自由度（DOF）的方向發(fā)展，實現(xiàn)完全的個人導航器件。10 DOF器件包括3軸加速度計、3軸陀螺儀、3軸磁力計和1軸氣壓傳感器。雖然把這些功能在一個小引腳封裝中實現(xiàn)在技術上是可行的，但由于多種原因?qū)е陆?jīng)濟上不可行。

在整合的成本和可制造性上要有權(quán)衡。多功能的傳感器增加了組裝的復雜度，裸片疊層可以實現(xiàn)小引腳封裝和薄膜輔助注塑，從而為氣壓傳感創(chuàng)造一個通風孔。一個或兩個裸片過度注塑非常常見并且節(jié)省成本，結(jié)合MEMS具體工藝的多裸片層疊，比如為了機械振動隔離而做的膠分布，會極大地增加封裝成本，在開發(fā)階段和單件成本方面都是如此。

一個工藝在小量產(chǎn)時可行，在大規(guī)模量產(chǎn)時卻可能會很有挑戰(zhàn)性，因為產(chǎn)量這時可能會達到幾千萬乃至幾億，而組裝成功率要求達到90%。在過去的時間里，MEMS產(chǎn)品公司看上去已經(jīng)改變了他們的戰(zhàn)略，去集成類似的和互補的功能，而把其它的功能從封裝中分開。從應用的角度來看，這很有意義。例如，運動傳感器應該置于手持電子器件的中心位置，而磁力計最好和其它元件分開以降低在測量地球磁場時受到的影響。

對于生產(chǎn)測試，運動傳感器可在同一個測試儀中測試線加速度和角加速度，但壓力傳感器需要完全不同的測試設備。到目前為止，多種傳感功能在一個封裝中整合還是一個復雜問題，許多公司都在努力尋找方法以保持在消費電子和其它應用中的發(fā)展潮頭地位。