各國對LED燈泡的功率因數要求日趨嚴格，讓LED驅動電路設計挑戰與日俱增，因此半導體業者藉由改良降壓拓撲結構，開發出可兼顧小體積、高能效與高功率因數要求的新一代LED驅動方案，有助開發人員設計出功率因數達0.9以上的LED燈泡。

隨著白熾燈泡逐步被淘汰，節能螢光燈(CFL)和發光二極體(LED)將成為提供顯著節能效果的兩種照明選擇。盡管CFL技術成熟，然白光LED發展快速，每顆LED元件的輸出流明與光效已愈來愈高。LED燈泡的使用壽命是標準白熾燈泡二十五倍以上，且光效已超越CFL燈泡的性能水平。

大多數常見CFL燈泡中的電子安定器為電容型，典型功率因數(PF)為0.5~0.6。這表示雖然住戶僅為燈泡所標示的功率付款，但電力公司實際上必須產生成比例的伏-安(Volt-amp)電量，故功率因數為0.5的13瓦CFL燈泡，代表的是26伏-安的負載，只略低于60瓦白熾燈泡伏-安數的 50%。

也因此，美國能源之星(EnergyStar)規定功率大于5瓦的LED燈泡最低功率因數須為0.7，而諸如嵌燈及聚光燈等商用LED燈具的最低功率因數須達0.9。放眼全球，美國對LED燈泡的功率因數要求并非最為嚴格；最嚴格的當屬韓國，該國要求所有輸入功率超過5瓦的燈光的最低功率因數須達0.9，此要求將為設計LED驅動電路的設計人員帶來挑戰，他們必須綜合評估能效、可用空間及整體物料清單(BOM)成本，以提供優化LED照明方案。

導入降壓拓撲結構電路LED燈泡PF大躍進

白熾燈泡只為某個特定線路的電壓而設計；但設計師不須要考慮如何使一個通用設計的LED燈泡風行全球。此外，LED燈泡內的電源不須要與負載電氣隔離，因其整合在單個殼體(Housing)中；但仍須注意機構的設計，必須以物理方法符合安全要求。考慮到這點，設計人員就不再須要倚賴隔離返馳拓撲結構，做為唯一的電源轉換架構選擇。

在特定邊界條件下，可以優化降壓拓撲結構來提供良好的功率因數。要提供高功率因數，輸入電流要與線路一致，且隨著整流線路電壓增加而正比例地增長。降壓拓撲結構的缺點是輸入電壓Vin大于輸出電壓Vout后，才有電流流動，因此LED串電壓與線路電壓相比必須較低。在大多數情況下，這不成問題，因為與線路電壓相比，串聯LED的數量相對較少，如八顆串聯LED的總電壓約為25伏特，不到整流120伏特AC輸入峰值電壓的15%。

高功率因數升壓轉換器的一種控制方法是固定導通時間控制，這種控制模式下，電感、電流到達零時，將重新開始一個開關周期。為了控制功率，設計人員須使用回饋來調節導通時間，并可運用相同的概念來實現降壓拓撲結構。于固定導通時間情況下，流過電感/開關的電流與線路以正比例上升，從而提供接近完美的功率因數，其中的折衷是開關周期頂部的峰值電流可能極大。燈泡應用中并不要求極佳的功率因數；因此，如果開關周期中的某一部分峰值電流被限制，就可以降低開關及電感的損耗，提供更高的轉換能效并限制電感尺寸。然而，這方法產生的波形輕易地提供大于0.9的功率因數，但折衷則是失真增加。

提升燈泡PFLED控制器扮要角

由該控制器電路圖可觀察到LED參照高壓軌；而電源開關則參照地面，此稱為反向降壓。其可簡化架構，主因系可直接感測峰值LED電流，并驅動單結型場效應電晶體(FET)，毋須使用位準轉換器。

在控制器啟動開關后，驅動器從電感上的輔助線圈偏置，因而增添一個功能，可以感測到電感、電流降至零時，提示新的開關周期應當展開。精密的485毫伏特 (mV)電壓(典型精度±2%)用于對流過開關的峰值電流進行穩流。當Vin超過LEDVf后，固定導通時間控制用于調節LED上的功率，直至達到感測電阻Rsense可以檢測到的峰值電流極限。為使AC線路電壓于額定電壓變化下控制所提供的功率，故使用線路前饋補償來調制導通時間。

在此制作一個18瓦LED驅動電路示例，它適合被結合在替代75瓦A型燈泡的LED燈泡中，以750毫安培電流驅動一串共八顆LED，輸出紋波低于±30%。

如上所述，采用優化架構可以解決兼顧小體積、高能效且符合一體式LED燈泡最嚴格功率因數要求的設計難題。設計人員透過改變金屬氧化物半導體場效電晶體 (MOSFET)及減小電感尺寸，可以調校LED燈泡基本設計，用于更低功率的應用。此點至關重要的原因在于，LED制造商增加每顆LED的流明輸出，使 LED光效持續提升，進而要求能以更少的LED提供相同流明輸出，藉此降低功耗，并減少一體式燈泡的成本，增加市場接受度。