隨著視頻技術的不斷發展，人們對高清數字視頻性能要求日益提升。基于此，2000年10月，NI、DALAS等多家公司基于Channel Link技術推出了旨在簡化CCD和采集卡之間連接的Camera Link接口協議[1]。近年來，作為一種高速、高精度數字攝像頭的簡潔、方便、靈活的串口數據和連接方式，Camera Link接口協議在航空航天、軍事、醫療、工礦企業等的視頻監控、視頻傳輸、在線非接觸式測量等領域應用廣泛[2]。

    高清晰度多媒體接口HDMI(High-Definition Multimedia Interface)協議是2002年底由日立、飛利浦和SiliconImage等公司聯合推出的一種專用數字音視頻傳輸協議標準，在液晶顯示器、液晶電視、高清相機及錄像機等消費類電子領域已經成為主要的應用標準之一[3]。該接口可傳輸高達5 Gb/s的數據帶寬，是首個支持單線非壓縮混合信號傳輸的接口協議，可直接同時實現全數字高清影音信號及控制命令數據的高性能數字接口。HDMI技術不僅能提供清晰的畫質, 而且由于其音頻、視頻采用同一電纜, 大大簡化了系統的設計和安裝[4]。
    在某視頻采集系統設計項目中，前端相機視頻分辨率、視頻幀率和像素時鐘頻率分別為1 920×1 080 p@25 f/s及80 MHz。相機視頻輸出為CameraLink接口的1-tap RGB 8 bit格式。為擴展相機的應用及調試方便，要求視頻數據能夠轉換為HDMI接口輸出。目前，在所檢索到的文獻范圍內，未見相關報道。本項目組基于實際需求，在不改變原有相機設計結構的基礎上，給出了結合FPGA設計技術的CameraLink-HDMI轉換器的設計方案，完成了電路設計，并進行了實際測試。
1 系統總體方案
    根據項目要求，本轉換器的主要功能是接收高清彩色相機一路BASE配置的Camera Link的視頻數據，該數據為1-tap RGB 8 bit格式。在接收到視頻數據后，由視頻接口轉換器實現視頻格式的轉換處理，最后通過HDMI接口以標準的BT.1120格式輸出高清1 080 p@25 f/s的視頻信號。基于集約化、低功耗和可靠設計的原則，要求系統一次電源+12 V，并裝備備用的異步RS-422通信控制接口，以便緊急情況下PC機對相機的控制。
    基于以上設計要求，提出了相應的轉換器設計方案，如圖1所示。轉換器主要由核心處理器、電源轉換模塊、Camera Link輸入接口模塊、HDMI輸出接口模塊、數據緩存模塊和異步RS-422收發串口轉換模塊等6個部分組成。

    為滿足高集成度、低功耗和高速的設計要求，采用FPGA作為核心處理器，產生Camera Link接口模塊和HDMI接口模塊的控制時序，對它們進行初始化配置。Camera Link輸入接口模塊工作時，將視頻數據傳送給FPGA。由FPGA進行視頻數據的緩存、格式的轉換、數據的重新組幀和發送。根據轉換器技術要求，需要提供外部緩存以保存及處理視頻數據，所以轉換器采用外部SDRAM存儲器作為片外大容量緩存模塊。轉換器保留Camera Link接口兩對差分信號SerTc和SerTfg的接口，可以通過FPGA與RS-422轉換模塊進行通信，實現控制信號的LVDS到RS-422的協議轉換，實現PC機通過RS-422接口對Cameralink相機的控制。
2 模塊設計及器件選擇
2.1 Camera Link輸入接口模塊
    Camera Link輸入接口模塊選用NI公司的DS90CR-288A接收器芯片實現設計。DS90CR288A具有高速TTL接口，低功耗，無需外部PLL器件，滿足TIA/EIA-644 LVDS標準，采用56腳TSSOP封裝，工作溫度范圍為-10 ℃～+70 ℃[5]。它的作用是將相機輸出的4路LVDS數據流轉換為28 bit的LVCOMS/LVTTL數據，在傳輸時鐘為85 MHz時28 bit TTL數據的速率可以達到每個LVDS通道595 Mb/s，即4路LVDS通道2.38 G/s的速度。
2.2 HDMI接口設計
    HDMI發送接口采用ADI公司的高性能HDMI/DVI傳輸芯片AD9889B。該芯片兼容HDMI v.1.3版本，單1.8 V供電，視頻/音頻輸入兼容1.8 Ｖ～3.3 V，可以工作在165 MHz，支持60幀480 i到1 080 p以及UXGA分辨率，能夠滿足技術要求[6]。該器件具有兩路可編程色度空間轉換器，支持RGB、YCbCr和DDR輸入方式，且支持ITU656嵌入同步方式。
2.3 外部緩存設計
    Cyclone IV支持的外部緩存包括SDRAM、DDRII等。方案中選用了Micron公司的SDRAM芯片MT48LC8M16-A2B。該芯片有128 Mbit容量、16 bit寬數據總線、4個bank，每個bank的容量為2 Mbit[7]。設計采用了兩組SDRAM構成乒乓結構的外部緩存。每組由兩片16×8 Mbit的SDRAM組成，實現高速大容量的圖像緩存，使外部緩存數據總線的讀寫速率達到133 MHz，總容量達到512 Mbit。
2.4 FPGA處理器設計
      實現高清圖像的處理需要一款高性能的控制器與處理器，與接口芯片的無縫連接也是需要重點考慮的因素。因此，轉換器的核心處理單元采用Altera公司的高性能FPGA器件Cyclone IV系列的EP4CE40F23I7芯片[8]。該芯片是Cyclone IV系列增強型FPGA器件，具有約40K個邏輯單元（LE），4組I/O Bank，核心工作電壓1.2 V，1 134 Kbit嵌入式存儲器，116個嵌入式18×18乘法器，最高時鐘頻率437.5 MHz。其工作流程設計如圖2所示。

    FPGA將CameraLink接收模塊輸出的28 bit TTL電平的數據信號和一路同步時鐘信號數據分拆、解碼并組合為R、G、B三路色度信號；接收到的RGB數據經過行緩存后，再對其進行色度空間轉換，轉換到YCbCr色度空間；之后對數據進行下采樣，將 4：4：4采樣形式轉換為4：2：2采樣形式并利用外部SDRAM實現圖像幀數據的緩存；最后，對幀數據重新組幀后發送給HDMI接口芯片。
    FPGA還完成了RS422接口通信功能、AD9889B HMDI發送接口芯片的I2C配置功能及一系列圖像處理功能。設計采用自頂向下的設計方式，開發平臺為QuartusII 11.0。
    整個FPGA的設計工程包括3個PLL、4個FIFO（2個輸入端FIFO和2個輸出端FIFO）和7個子模塊(camera_rec，ppi，2個sdram，ppo，i2c_config，avalon_i2c)。其中，3個PLL為PLL2、PLL1和PLL0。PLL2和PLL1都是將外部60 MHz鐘振發出的時鐘變為FPGA需要的頻率。PLL0主要接收來自相機Camera Link發送接口輸出的80 MHz像素時鐘。
    avalon_i2c子模塊是HDMI發送接口芯片AD9889B的I2C接口控制模塊。camera_rec子模塊接收Camera Link接收芯片輸出的時鐘和數據信號，輸出R、G、B像素數據，并產生相應的行、幀同步信號和數據有效信號發送至ppi子模塊。ppi子模塊產生控制輸入端FIFO的寫使能信號，同時以乒乓輸入的方式、80 MHz的速率將奇數和偶數幀數據交替地送入兩組輸入端FIFO中。數據被寫入后，sdram子模塊被啟動。該模塊是外部SDRAM芯片的接口控制模塊。sdram子模塊產生讀使能信號rdreq控制從FIFO中讀取數據并寫入外部SDRAM。兩組sdram子模塊以乒乓操作的形式實現連續寫入和輸出功能。
    而ppo子模塊通過邏輯控制產生rdreq1和rdreq2兩個信號，從兩個輸出端FIFO中有數據的一個讀取數據，按照AD9889B芯片所需的接口時序輸出RGB數據和同步信號，完成視頻輸出。
3 仿真與測試
    FPGA最終設計的資源利用情況如表1所示。由于FPGA還完成了一部分圖像處理功能，所以用到了嵌入式乘法器，系統的最高時鐘頻率可以達到119.96 MHz，完全能夠滿足80 MHz實際使用頻率的要求。

    系統測試平臺由HDMI接口顯示器、Camera Link相機和轉接器構成。由于尺寸要求，最終轉接器的設計由FPGA核心電路板、Camera Link接口電路板和HDMI接口電路板三個電路板通過直插插針連接組成，各電路板尺寸均為5 cm×5 cm。測試結果表明，圖像實時性達到設計要求，且顏色和圖形基本無失真。
    利用單片FPGA結合外部緩存完成了Camera Link接口和HDMI接口不同視頻格式之間的轉換，實現了Camera Link相機的HDMI接口擴展功能。實際測試結果顯示該方案設計合理、可行。
    本設計采用了自頂向下的設計理念和IP核技術，縮短了設計周期，通過乒乓存儲結構和流水線技術，提高了系統性能和資源利用率。基于FPGA的靈活設計使系統還可以完成一系列擴展功能，為工程應用提供了一種較好的Camera Link-HDMI接口轉換解決方案。
參考文獻
[1] Camera Link specification-V1.1[EB/OL].（2004-01)[2011-03-17].http://www.machinevisiononline.org.
[2] 李志勇，袁魏華，楊鎮華.基于TMS320C6711的Camera  Link相機控制的實現[J].電子器件，2007，30(3)：972-975.
[3] 徐洪濤.HDMI高速數據傳輸研究與設計[D].西安：西安電子科技大學，2009.
[4] HDMI Founders.High-definition multimedia interface specification version 1.4[S].CA，USA：[s.n.]，2009.
[5] National Semiconductor Corporation.DS90CR287/DS90CR288A  datasheet[Z].National Semiconductor Corporation，2004.
[6] Analog Devices，Inc..High performance HDMI/DVI transmitter AD9889B datasheet[Z].Analog Devices，Inc.，2007.
[7] Micron Technology，Inc..MT48LC8M16A2-SYNCHRONOUS  DRAM datasheet[Z].Micron Technology，Inc.，2001.
[8] Altera Corporation.Cyclone IV device handbook[Z].Altera Corporation，2012.