在無線基礎(chǔ)設(shè)施收發(fā)器、軟件定義無線電、測試與測量設(shè)備、醫(yī)療成像系統(tǒng)、雷達和安全通信等領(lǐng)域的各種新興應(yīng)用的推動下，數(shù)據(jù)轉(zhuǎn)換器行業(yè)被迫不斷提升其產(chǎn)品的精度、分辨率、采樣速率和帶寬。這一改變引發(fā)了一個非常嚴重的設(shè)計問題，即現(xiàn)有的I/O接口技術(shù)（CMOS和LVDS）無法滿足數(shù)據(jù)轉(zhuǎn)換器與其他設(shè)備（通常為FPGA或ASIC）之間的數(shù)據(jù)傳輸要求。業(yè)界對更高效率數(shù)字端接口的需求日益迫切。
    這種情況下，一種高速的串行輸出數(shù)據(jù)接口標準JESD204應(yīng)運而生，以更優(yōu)質(zhì)、更高吞吐率的方法實現(xiàn)轉(zhuǎn)換器與FPGA或ASIC之間的數(shù)據(jù)傳輸。自該標準推出以來，其使用率穩(wěn)步上升，并有望成為未來轉(zhuǎn)換器的協(xié)議標準。
成長中的JESD204
    相比于并行或串行LVDS和CMOS接口， JESD204具有更高的接口速率，能支持更高采樣速率的轉(zhuǎn)換器。在系統(tǒng)設(shè)計時具有顯著的優(yōu)勢。首先，JESD204的使用能簡化整體系統(tǒng)設(shè)計并降低系統(tǒng)的整體成本，同時又不影響整體系統(tǒng)性能。其次，還能減少發(fā)射端和接收端的引腳數(shù)，使得系統(tǒng)封裝尺寸更小。不僅如此，JESD204還能輕松地擴展從而滿足未來帶寬的需要。
    目前，該接口經(jīng)歷了兩個版本的改進和實施，以適應(yīng)對更高速度和更高分辨率轉(zhuǎn)換器的需求。2006年，JEDEC發(fā)布JESD204規(guī)范，使單數(shù)據(jù)通道上的速率達到3.125 Gb/s。2008年4月， 發(fā)布了JESD204A，增加了對多路時序一致數(shù)據(jù)通道和通道同步的支持。2011年7月，該規(guī)范的第三個修訂版JESD204B發(fā)布，即當(dāng)前版本。修訂后的標準中，一個重要方面就是加入了實現(xiàn)確定延遲的條款。另外，對數(shù)據(jù)速率的支持上升到了12.5 Gb/s，并描述了設(shè)備的不同速度等級。
實現(xiàn)高速ADC和FPGA的連接
    作為占據(jù)全球數(shù)據(jù)轉(zhuǎn)換器行業(yè)近半數(shù)市場份額的領(lǐng)軍企業(yè)，ADI公司持續(xù)關(guān)注數(shù)據(jù)轉(zhuǎn)換器行業(yè)的最新前沿技術(shù)。在意識到高速ADC和DAC與FPGA之間的接口成為系統(tǒng)OEM廠商滿足下一代大量數(shù)據(jù)處理需要的限制因素之后，作為JEDEC JESD204標準委員會的創(chuàng)始成員，ADI開發(fā)出兼容的數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品，并推出了全面的產(chǎn)品路線圖，從而全力幫助客戶充分利用這一重大接口技術(shù)突破。
    ADI華中區(qū)銷售經(jīng)理張靖先生表示，到目前為止，ADI推出的滿足JEDEC JESD204B 串行輸出數(shù)據(jù)接口標準的芯片有十余款，而最新的成果就是AD9250和AD6673。
    AD9250 ADC是市場上首款完全達到 JESD204B Subclass 1確定性延遲要求的250 MS/s ADC，為 FPGA 系統(tǒng)中的模擬信號鏈設(shè)計提供了一種新的高度集成方法。雙通道14位ADC AD9250具備無與倫比的寬帶信號處理性能，其簡化的接口為軟件定義無線電和醫(yī)療超聲領(lǐng)域的下一代FPGA應(yīng)用設(shè)計掃清了障礙。對于許多系統(tǒng)設(shè)計師來說，實現(xiàn)高性能模擬信號鏈所面對的 I/O 挑戰(zhàn)現(xiàn)在有了一個精巧的解決方案。
    AD6673則是一款11位、250 MS/s、雙通道中頻(IF)接收機，專門針對要求高動態(tài)范圍性能、低功耗和小尺寸的電信應(yīng)用中支持多天線系統(tǒng)而設(shè)計。其吞吐率可以達到5 Gb/s。
    據(jù)張靖介紹，ADI公司對JESD204標準的投入不僅體現(xiàn)在其轉(zhuǎn)換器產(chǎn)品上，還包括推出在線設(shè)計與評估工具，并與FPGA廠商合作共同開發(fā)FMC適配卡，進一步簡化系統(tǒng)的設(shè)計復(fù)雜度。例如其FPGA開發(fā)平臺兼容FPGA夾層卡(FMC)系列采用JEDEC JESD204B SerDes(串行器/解串器)技術(shù)，最近該系列推出新品AD9250-FMC-250EBZ套件。數(shù)字和模擬設(shè)計人員可以利用AD9250-FMC-250EBZ套件簡化并快速完成高速JESD204B A/D converter-to-FPGA平臺的原型開發(fā)。